[发明专利]逻辑晶体管和非易失性存储器的制造方法无效
申请号: | 201310437393.8 | 申请日: | 2013-09-24 |
公开(公告)号: | CN103794565A | 公开(公告)日: | 2014-05-14 |
发明(设计)人: | M·D·施罗夫;M·D·霍尔;F·K·小巴克尔 | 申请(专利权)人: | 飞思卡尔半导体公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L21/28 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 冯玉清 |
地址: | 美国得*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本公开涉及逻辑晶体管和非易失性存储器的制造方法。含氧化物层(18)直接形成在NVM区域(14)中的半导体层上,第一材料的第一部分层(20)形成于NVM区域中的含氧化物层上。第一高k电介质层(22)直接形成于逻辑区域(16)中的半导体层上。第一导电层(24)形成于逻辑区域中的第一电介质层上。第一材料的第二部分层(26)直接形成于NVM区域中的第一部分层上以及逻辑区域中的第一导电层上。逻辑器件形成于逻辑区域中。NVM单元形成于NVM区域中,其中如果NVM单元是浮置栅极单元或分裂栅极单元,则第一部分层和第二部分层一起用于形成电荷存储层或选择栅极。 | ||
搜索关键词: | 逻辑 晶体管 非易失性存储器 制造 方法 | ||
【主权项】:
一种形成半导体结构的方法,该半导体结构具有非易失性存储器NVM区域和逻辑区域,所述方法包括:直接在所述NVM区域中的半导体层上形成含氧化物层;在所述NVM区域中的含氧化物层上形成第一材料的第一部分层;直接在所述逻辑区域中的半导体层上形成具有高介电常数的第一电介质层;在所述逻辑区域中的第一电介质层上形成第一导电层;直接在所述NVM区域中的第一部分层上以及所述逻辑区域中的第一导电层上形成所述第一材料的第二部分层;在所述逻辑区域中形成逻辑器件,其中所述逻辑器件包括所述第一导电层和所述第一电介质层的一部分;以及使用所述含氧化物层、所述第一部分层以及所述第二部分层在所述NVM区域中形成NVM单元,其中如果所述NVM单元是浮置栅极NVM单元或分裂栅极NVM单元,则所述第一部分层和所述第二部分层一起用于形成电荷存储层或选择栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司,未经飞思卡尔半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310437393.8/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造