[发明专利]多处理器并行通讯的总线架构在审
| 申请号： | 201310438349.9 | 申请日： | 2013-09-24 |
| 公开（公告）号： | CN103488605A | 公开（公告）日： | 2014-01-01 |
| 发明（设计）人： | 李延龙;蒋大海;李宝香;张宝华;吴述超;魏民权;侯林杰 | 申请（专利权）人： | 许继集团有限公司;许继电气股份有限公司;国家电网公司 |
| 主分类号： | G06F15/17 | 分类号： | G06F15/17 |
| 代理公司： | 郑州睿信知识产权代理有限公司 41119 | 代理人： | 胡泳棋 |
| 地址： | 461000 河*** | 国省代码： | 河南;41 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及多处理器并行通讯的总线架构，包括与CPU插件通讯的通讯总线，通讯总线包括M条串行通道，每个CPU插件设有至少M个通讯接口，每个CPU插件的各通讯接口与各串行通道一一对应连接；采用全交换串行总线，该总线实质是多收发节点串行总线结构，用于多处理器之间数据交换，这样既解决了任意槽位处理器之间相互通讯的问题，同时也提高了处理器之间的通讯效率，满足实时性要求较高的多任务、多CPU并行处理应用；技术上具有较好的延续性和向前兼容性，可以节约后续的研发投资，仅需局部更改CPU和背板，其它各种类型的IO插件无需改动，这样可以使投资效益最大化。 | ||
| 搜索关键词： | 处理器 并行 通讯 总线 架构 | ||
【主权项】：
多处理器并行通讯的总线架构，其特征在于：包括与CPU插件通讯的通讯总线，通讯总线包括M条串行通道，每个CPU插件设有至少M个通讯接口，每个CPU插件的各通讯接口与各串行通道一一对应连接，M为大于等于2的自然数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于许继集团有限公司;许继电气股份有限公司;国家电网公司，未经许继集团有限公司;许继电气股份有限公司;国家电网公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310438349.9/，转载请声明来源钻瓜专利网。
