[发明专利]一种HEVC帧间插值装置

摘要

本发明实施例公开了一种HEVC帧间插值装置，其中HEVC帧间亮度多点插值装置包括：十四个移位寄存器以及二十二个加法器；其中，所述十四个移位寄存器中包含：四个将输入数据向右移动1位的移位寄存器，四个将输入数据向右移动2位的移位寄存器，四个将输入数据向右移动3位的移位寄存器，二个将输入数据向右移动4位的移位寄存器；其中，所述二十二个加法器中包含，十六个将输入数据相加的加法器，六个具有将输入数据取反以后相加功能的加法器。

主权项

一种HEVC帧间亮度多点插值装置，其特征在于，包括：十四个移位寄存器以及二十二个加法器；其中，所述十四个移位寄存器中包含：四个将输入数据向右移动1位的移位寄存器依次为：第一一零一移位寄存器（A101）、第一一零二移位寄存器（A102）、第一一零三移位寄存器（A103）、第一一零四移位寄存器（A104），四个将输入数据向右移动2位的移位寄存器依次为：第二一零一移位寄存器（B101）、第二一零二移位寄存器（B102）、第二一零三移位寄存器（B103）、第二一零四移位寄存器（B104），四个将输入数据向右移动3位的移位寄存器依次为：第三一零一移位寄存器（C101）、第三一零二移位寄存器（C102）、第三一零三移位寄存器（C103）、第三一零四移位寄存器（C104），二个将输入数据向右移动4位的移位寄存器依次为：第四一零一移位寄存器（D101）、第四一零二移位寄存器（D102）；其中，所述二十二个加法器中包含，十六个将输入数据相加的加法器，依次为：第一一零三加法器（E103）、第一一零四加法器（E104）、第一一零五加法器（E105）、第一一零六加法器（E106）、第一一零七加法器（E107）、第一一零八加法器（E108）、第一一零九加法器（E109）、第一一一零加法器（E110）、第一一一一加法器（E111）、第一一一二加法器（E112）、第一一一三加法器（E113）、第一一一五加法器（E115）、第一一一六加法器（E116）、第一一一七加法器（E117）、第一一一九加法器（E119）、第一一二二加法器（E122），六个具有将输入数据取反以后相加功能的加法器，依次为：第二一零一加法器（E101）、第二一零二加法器（E102）、第二一一四加法器（E114）、第二一一八加法器（E118）、第二一二零加法器（E120）、第二一二一加法器（E121）；八个亮度整数点依次为X0、X1、X2、X3、X4、X5、X6、X7；X０作为数据输入第二一零一加法器（E101），X1作为数据输入第二一零一移位寄存器（B101）和第一一一零加法器（E110），X2作为数据输入第一一零一移位寄存器（A101）、第一一零三加法器（E103）和第一一零四加法器（E104），X3作为数据输入第一一零三移位寄存器（A103）、第一一零五加法器（E105）、第一一零七加法器（E107）和第一一零八加法器（E108），X3还 作为整数点输出，X4作为数据输入第一一零六加法器（E106）、第一一零七加法器（E107）、第一一零四移位寄存器（A104）以及第一一零九加法器（E109），X5作为数据输入第一一二二加法器（E122）、第一一零三加法器（E103）以及第一一零二移位寄存器（A102），X6作为数据输入第二一零二移位寄存器（B102）和第一一一一加法器（E111），X7作为输入数据输入第二一零二加法器（E102）；第二一零一移位寄存器（B101）的输出端连接第二一零一加法器（E101）的输入端，第二一零一加法器（E101）的输出端连接第一一一一加法器（E111）和第一一一二加法器（E112）；第二一零二移位寄存器（B102）的输出端连接第二一零二加法器（E102），第二一零二加法器（E102）的输出端连接第一一一零加法器（E110）和第一一一二加法器（E112），第一一一零加法器（E110）的输出端连接第二一二一加法器（E121），第一一一二加法器（E112）的输出端连接第二一二零加法器（E120）；第一一零一移位寄存器（A101）的输出端连接第一一二二加法器（E122），第一一二二加法器（E122）的输出端连接第二一零三移位寄存器（B103）、第一一一三加法器（E113）和第一一一五加法器（E115），第二一零三移位寄存器（B103）的输出端连接第一一一三加法器（E113），第一一一三加法器（E113）的输出端连接第二一一四加法器（E114）；第一一零二移位寄存器（A102）的输出端连接第一一零四加法器（E104），第一一零四加法器（E104）的输出端连接第二一零四移位寄存器（B104）、第一一一五加法器（E115）和第一一一六加法器（E116）；第二一零四移位寄存器（B104）的输出端连接第一一一六加法器（E116），第一一零三加法器（E103）的输出端连接第三一零一移位寄存器（C101），第三一零一移位寄存器（C101）的输出端连接第一一一五加法器（E115）；第一一一五加法器（E115）的输出端连接第二一二零加法器（E120），第一一一六加法器（E116）的输出端连接第二一二一加法器（E121）；第一一零三移位寄存器（A103）的输出端连接第一一零六加法器（E106）和第一一零五加法器（E105），第一一零五加法器（E105）的输出端连接第三一零二移位寄存器（C102），第三一零二移位寄存器（C102）的输出端连接第一一一七加法器（E117）；第一一零六加法器（E106）的输出端连接第四一零 一移位寄存器（D101）和第一一一七加法器（E117），第四一零一移位寄存器（D101）的输出端连接第一一一七加法器（E117）和第二一一八加法器（E118）；第一一零七加法器（E107）的输出端连接第三一零三移位寄存器（C103），第三一零三移位寄存器（C103）的输出端连接第二一一八加法器（E118）；第一一零四移位寄存器（A104）的输出端连接第一一零八加法器（E108）和第一一零九加法器（E109），第一一零九加法器（E109）的输出端连接第三一零四移位寄存器（C104），第三一零四移位寄存器（C104）的输出端连接第一一一九加法器（E119）；第一一零八加法器（E108）的输出端连接第四一零二移位寄存器（D102）和第一一一九加法器（E119），第四一零二移位寄存器（D102）的输出端连接第二一一八加法器（E118）和第一一一九加法器（E119）；第一一一一加法器（E111）的输出端连接第二一一四加法器（E114），第一一一七加法器（E117）的输出端连接第二一一四加法器（E114），第二一一八加法器（E118）的输出端连接第二一二零加法器（E120），第一一一九加法器（E119）的输出端连接第二一二一加法器（E121）；其中，第二一零一加法器（E101）对输入的X0取反、第二一零二加法器（E102）对输入的X7取反、第二一一四加法器（E114）对从第一一一三加法器（E113）输入的数据取反、第二一一八加法器（E118）对从第三一零三移位寄存器（C103）输入的数据取反、第二一二零加法器（E120）对从第一一一五加法器（E115）输入的数据取反、第二一二一加法器（E121）对从第一一一六加法器（E116）输入的数据取反；第二一一四加法器（E114）输出第一个分数点FLT1，第二一二零加法器（E120）输出第二个分数点FLT2，第二一二一加法器（E121）输出第三个分数点FLT3。