[发明专利]半导体集成电路装置

摘要

半导体集成电路装置。本发明提供输出电压稳定性良好的恒压电路，在将增强型NMOS和耗尽型NMOS串联连接而构成的恒压电路中，为了提高耗尽型NMOS的反馈偏置效应，仅在安装耗尽型NMOS的P型阱区域中增大杂质浓度。

主权项

一种半导体集成电路装置，其特征在于，该半导体集成电路装置由增强型的第一N沟道型MOS晶体管和耗尽型的第二N沟道型MOS晶体管构成，其中，所述增强型的第一N沟道型MOS晶体管形成在第一P型阱区域上，具有第一栅极氧化膜、第一栅极电极、与所述第一栅极电极连接的第一栅极端子、由N型低浓度区域以及N型高浓度区域构成的第一源极区域以及第一漏极区域、与所述第一漏极区域连接的第一漏极端子、与所述第一源极区域连接的第一源极端子、以及与所述第一P型阱区域连接的第一体端子，该增强型的第一N沟道型MOS晶体管的阈值电压具有正值，所述耗尽型的第二N沟道型MOS晶体管形成在第二P型阱区域上，具有第二栅极氧化膜、第二栅极电极、与所述第二栅极电极连接的第二栅极端子、由N型低浓度区域以及N型高浓度区域构成的第二源极区域以及第二漏极区域、与所述第二漏极区域连接的第二漏极端子、与所述第二源极区域连接的第二源极端子、与所述第二P型阱区域连接的第二体端子、以及N型沟道杂质区域，该耗尽型的第二N沟道型MOS晶体管的阈值电压具有负值，所述第一栅极端子以及所述第一漏极端子与所述第二源极端子以及所述第二栅极端子连接，所述第一源极端子以及所述第一体端子与作为电路上的最低电位的接地电位连接，所述第二漏极端子与作为电路上的最大电位的电源电压连接，所述第二体端子与所述接地电位连接，所述第二P型阱区域的杂质浓度比所述第一P型阱区域的杂质浓度高。