[发明专利]用于LTE RRU的模拟BBU测试装置、系统及方法有效
| 申请号： | 201310450537.3 | 申请日： | 2013-09-27 |
| 公开（公告）号： | CN103458432A | 公开（公告）日： | 2013-12-18 |
| 发明（设计）人： | 章磊 | 申请（专利权）人： | 武汉邮电科学研究院 |
| 主分类号： | H04W24/00 | 分类号： | H04W24/00 |
| 代理公司： | 武汉科皓知识产权代理事务所(特殊普通合伙) 42222 | 代理人： | 严彦 |
| 地址： | 430074 湖*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于LTE RRU的模拟BBU测试装置及系统、方法，装置包括处理器模块、逻辑模块、光接口模块、时钟模块，处理器模块、逻辑模块、光接口模块依次电性连接，时钟模块向逻辑模块、光接口模块、处理器模块输出时钟信号；处理器模块包括CPU芯片及与CPU芯片分别连接的CPLD、存储单元和接口电路；逻辑模块包括FPGA和SRAM；所述光接口模块包括串并转换单元和光电转换单元。本发明结构简单，通用性强，能够通过实现部分真实LTE-BBU的功能，从而在不借助真实BBU，也不需要为了配合测试额外修改待测RRU的原有功能的条件下，提供基本的RRU测试环境，完全满足对多种制式的RRU性能指标和稳定性的各项测试工作。 | ||
| 搜索关键词： | 用于 lte rru 模拟 bbu 测试 装置 系统 方法 | ||
【主权项】：
一种用于LTE RRU的模拟BBU测试装置，所述RRU为基站处理单元，所述BBU为射频拉远单元，其特征在于：包括处理器模块、逻辑模块、光接口模块和时钟模块，处理器模块、逻辑模块、光接口模块依次电性连接，时钟模块向逻辑模块、光接口模块和处理器模块分别输出时钟信号；所述处理器模块，包括CPU芯片及与CPU芯片分别连接的CPLD、存储单元和接口电路；所述逻辑模块，包括FPGA和SRAM，FPGA和SRAM连接；所述光接口模块包括串并转换单元和光电转换单元，串并转换单元和光电转换单元连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉邮电科学研究院，未经武汉邮电科学研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310450537.3/，转载请声明来源钻瓜专利网。
