[发明专利]高速缓存块无效的方法和数据处理设备

摘要

本发明涉及一种高速缓冲存储器系统和一种执行块无效操作的方法。实施例的方法旨在通过使多CPU环境中的块无效操作与正常CPU存取重叠从而使所述块无效操作的延迟变得透明而消除所述延迟。在块无效操作正在进行的同时对每一CPU存取执行范围检查，且将映射到所述块无效操作的地址范围内的存取看作为高速缓存未命中以确保正请求的CPU将接收到有效数据。

主权项

1.一种高速缓存块无效的方法，其包括以下步骤：接收指示被无效地址的范围的高速缓存块无效命令；遍及高速缓存的所有高速缓存入口的地址标签来迭代所述高速缓存块无效命令，其包括：比较每一个高速缓存入口的地址标签与所述被无效地址的范围，且如果所述地址标签在所述被无效地址的范围内，针对与所述地址标签对应的数据设置无效位来指示无效状态；且在所述迭代步骤期间，一旦收到高速缓存存取请求：确定CPU存储器存取是否映射到被无效的地址范围内，其包括：对于还未被所述高速缓存块无效命令迭代的高速缓存入口，比较被所述高速缓存存取请求存取的地址与所述被无效地址的范围，如果被所述高速缓存存取请求存取的所述地址在所述无效地址的范围内，产生响应于所述高速缓存存取请求的高速缓存未命中，如果被所述高速缓存存取请求存取的所述地址不在所述无效地址的范围内，正常处理所述高速缓存存取请求，且对于已经被所述高速缓存块无效命令迭代的高速缓存入口，正常处理所述高速缓存存取请求。