[发明专利]移位寄存器单元、栅极驱动电路及显示器

摘要

本申请公开了一种移位寄存器单元、栅极驱动电路及显示器，其中移位寄存器单元包括：第一时钟信号输入端，第四时钟信号输入端，脉冲信号输入端，信号输出端，驱动模块，充放电模块，低电平维持模块和低电平维持使能模块。本申请利用多相时钟信号的交叠，减少低电平维持使能模块的TFT的正电压偏置占空比，引进低电平维持使能模块的TFT的负电压偏置时间；于是减少低电平维持使能模块的阈值电压漂移，提高下拉电路的稳定性。采用本申请的移位寄存器单元构成的栅极驱动电路与像素TFT一起制作于显示面板上，减少了显示面板的外部引脚以及外围芯片的数量，提高了集成化程度。

主权项

一种移位寄存器单元，其特征在于，包括：第一时钟信号输入端，用于输入第一时钟信号（VA）；第四时钟信号输入端，用于输入第四时钟信号（VD）；脉冲信号输入端，用于输入脉冲信号（VI1）；信号输出端，用于输出脉冲驱动信号（VO）；低电平端，用于输入低电平（VL）；驱动模块（12），所述驱动模块（12）连接于第一时钟信号输入端和信号输出端之间，在其驱动使能控制端（Q）充电获得驱动电压后，将第一时钟信号（VA）传送到信号输出端，当所述第一时钟信号（VA）为高电平时，驱动模块（12）对所述信号输出端上拉；当第一时钟信号（VA）为低电平时，驱动模块（12）对信号输出端下拉；充放电模块（11），所述充放电模块（11）分别与脉冲信号输入端、第四时钟信号输入端以及所述驱动模块（12）驱动使能控制端（Q）信号连接，用于从脉冲信号输入端输入脉冲信号（VI1），给所述驱动模块（12）的驱动使能控制端（Q）充电提供驱动电压，还用于在放电阶段，从第四时钟信号输入端获取高电平信号，将所述驱动模块（12）驱动使能控制端（Q）放电；低电平维持使能模块（13），所述低电平维持使能模块（13）包括第四晶体管（T4）和第五晶体管（T5）；所述第四晶体管（T4）的控制极耦合到第四时钟信号输入端，用于输入第四时钟信号（VD），所述第五晶体管（T5）的控制极用于输入第二时钟信号（VB）；所述第四晶体管（T4）的第一极和所述第五晶体管（T5）的第一极分别耦合到第一时钟信号输入端，用于输入第一时钟信号（VA）；所述第四晶体管（T4）的第二极和所述第五晶体管（T5）的第二极分别耦合到低电平维持使能端（P），用于向所述低电平维持使能端（P）输出低电平维持使能信号；在第二时钟信号（VB）或第四时钟信号（VD）为高电平的情况下，当第一时钟信号（VA）为高电平时，低电平维持使能端（P）输出高电平；低电平维持模块（14），所述低电平维持模块（14）连接于信号输出端和低电平端之间，并耦合到低电平维持使能端（P），在低电平维持使能端（P）输出高电平的控制下，将所述信号输出端耦合到低电平端，维持信号输出端的低电平（VL）；所述第二时钟信号（VB）和所述第四时钟信号（VD）信号互补。