[发明专利]一种模乘法器

摘要

本发明公开了一种模乘法器，具体为一种模(2n-3)乘法器，该乘法器具体包括：n位二进制乘法器，n位CSA压缩器阵列，第一模(2n-3)加法器，一位全加器，第二模(2n-3)加法器；本发明一种模(2n-3)乘法器相对于现有技术中的模(2n-3)乘法器减少了加法器的数量，从而减少了模(2n-3)乘法器的耗费资源；通过关键路径上的运算单元只有：n位二进制乘法器，n位CSA压缩器阵列，第一模(2n-3)加法器和第二模(2n-3)加法器，减少了关键路径上的加法器运算单元的数量，从而减少了延迟，提高了运算速度。

主权项

一种模(2n‑3)乘法器，其特征在于，包括：n位二进制乘法器，n位CSA压缩器阵列，第一模(2n‑3)加法器，一位全加器，第二模(2n‑3)加法器；设A和B为所述模(2n‑3)乘法器的输入，共有n位，分别为[n‑1:0]，Y为所述模(2n‑3)乘法器的输出，共有n位，为[n‑1:0]，其中A[u:v]，B[u:v]和Y[u:v]分别表示A、B和Y的第v位到第u位对应的数，具体连接关系如下：所述n位二进制乘法器的两个输入端分别用于输入所述模(2n‑3)乘法器的两个输入A和B，所述n位二进制乘法器的输出为P，其中P为2n位，为[2n‑1:0]；所述n位CSA压缩器阵列的三个输入分别用于输入所述n位二进制乘法器的输出P的对应位数据P[n‑1:0]、P[2n‑1:n]和对应位数据组合P[2n‑2:n+1#2n‑1#2n‑1],其中，所述#为连接符号，所述n位CSA压缩器阵列的当前位输出为L[n‑1:0]，所述n位CSA压缩器阵列的进位输出为H[n‑1:0]；所述第一模(2n‑3)加法器的两个加数输入端分别用于输入所述n位CSA压缩器阵列的输出L[n‑1:0]和所述n位CSA压缩器阵列的进位输出H[n‑1:0]的对应位数据组合H[n‑2:0#n‑1]，所述第一模(2n‑3)加法器的输出为T[n‑1:0]；所述一位全加器的两个输入分别用于输入所述n位二进制乘法器的输出P的对应位数据P[n]和所述n位CSA压缩器阵列的进位输出H[n‑1:0]的对应位数据H[n‑1]，所述一位全加器的输出为W[2:1]；所述第二模(2n‑3)加法器的两个加数输入端分别用于输入所述第一模(2n‑3)加法器的输出T[n‑1:0]和所述一位全加器的输出W[2:1]，所述第二模(2n‑3)加法器的输出即为所述模(2n‑3)乘法器的输出Y。