[发明专利]用于高速CCD数据存储的DDR3仲裁控制器及方法

摘要

用于高速CCD数据存储的DDR3仲裁控制器及方法。本发明的一种DDR3仲裁控制器，包括读写控制模块、DDR3仲裁模块、IP核控制模块、数据格式装换模块、读写存储模块。IP核控制模块主要负责驱动读写存储模块，使读写存储模块能够正确读写数据。读写存储模块负责前端给的数据流和读写存储模块读写速度匹配，读写存储模块的读写速度比前端的数据流和后续电路所需的数据流快很多，因此数据写入读写存储模块和从读写存储模块中读出的数据都要进行速度匹配。仲裁模块负责当多个数据流申请使用读写存储模块时，对申请的先后顺序进行仲裁，决定响应顺序，分配读写存储模块的使用资源。数据格式转换模块负责将从读写存储模块中读出的数据格式转化为后续模块所需的标准格式。

主权项

一种用于高速CCD数据存储的DDR3仲裁控制器，其特征在于，包括读写控制模块、DDR3仲裁模块、IP核控制模块、数据格式转换模块和读写存储模块，所述读写控制模块、DDR3仲裁模块、IP核控制模块、读写存储模块依次相连，其中读写控制模块还与数据格式转换模块相连，IP核控制模块和读写存储模块还与读写控制模块相连；读写控制模块接收外界输入的写往读写存储模块的数据和对应的地址，以及要从读写存储模块读出的数据对应的地址，读写控制模块根据设定的阈值条件将这三个信号以及读写控制信号传输给后续DDR3仲裁模块；DDR3仲裁控制模块决定是否将这三个信号给IP核控制模块，当DDR3仲裁控制模块决定将这三个信号给IP核控制模块时，IP核控制模块将上述三个信号传输给读写存储模块，同时将要存入读写存储模块的写数据写进读写存储模块中对应的写地址中；读地址对应的读写存储模块中的数据从读写存储模块传回IP核控制模块，IP核控制模块将读出的数据和读数据使能传输给读写控制模块，由读写控制模块将读出的数据和读数据使能输出给数据格式转换模块，经过数据格式转换后输出给后续电路使用。