[发明专利]阵列基板的制作方法有效
| 申请号： | 201310542331.3 | 申请日： | 2013-11-05 |
| 公开（公告）号： | CN103560088A | 公开（公告）日： | 2014-02-05 |
| 发明（设计）人： | 张立;闫梁臣;刘凤娟 | 申请（专利权）人： | 京东方科技集团股份有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/77 |
| 代理公司： | 北京中博世达专利商标代理有限公司 11274 | 代理人： | 申健 |
| 地址： | 100015 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种阵列基板的制作方法，涉及显示技术领域，简化了绝缘层通孔的制作过程。该阵列基板的制作方法，包括：在基板上沉积金属层；在基板上涂布光刻胶；对金属层刻蚀区域的光刻胶进行完全曝光并显影，使金属层刻蚀区域的光刻胶被去除，绝缘层通孔区域为不进行曝光的区域，对绝缘层通孔区域之外的光刻胶进行半曝光并显影，使绝缘层通孔区域之外的光刻胶厚度变薄；对金属层刻蚀区域的金属层进行刻蚀；对金属层刻蚀区域之外的光刻胶进行灰化，使金属层刻蚀区域和绝缘层通孔区域之外的光刻胶被去除，使绝缘层通孔区域的光刻胶厚度变薄；沉积绝缘层；剥离绝缘层通孔区域的光刻胶，形成绝缘层通孔。 | ||
| 搜索关键词： | 阵列 制作方法 | ||
【主权项】：
一种阵列基板的制作方法，其特征在于，包括：在基板上沉积金属层；在包括所述金属层的基板上涂布光刻胶；对金属层刻蚀区域的光刻胶进行完全曝光并显影，使所述金属层刻蚀区域的光刻胶被去除，绝缘层通孔区域为不进行曝光的区域，对所述绝缘层通孔区域之外的光刻胶进行半曝光并显影，使所述绝缘层通孔区域之外的光刻胶厚度变薄；对所述金属层刻蚀区域的金属层进行刻蚀；对所述金属层刻蚀区域之外的光刻胶进行灰化，使所述金属层刻蚀区域和绝缘层通孔区域之外的光刻胶被去除，使所述绝缘层通孔区域的光刻胶厚度变薄；在包括所述绝缘层通孔区域光刻胶的基板上沉积绝缘层；剥离所述绝缘层通孔区域的光刻胶，形成绝缘层通孔。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司，未经京东方科技集团股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310542331.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种CCD专用三电平驱动电路
- 下一篇：移动感应开关
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
