[发明专利]一种高可靠直接序列扩频数字接收机

摘要

一种高可靠直接序列扩频数字接收机，其包括变压器、AD模/数转换器、下变频及RS编解码FPGA、并行相关FPGA、解扩解调DSP，变压器抑制输入的中频信号的共模噪声和隔离模拟数字地，并进行阻抗匹配；所述AD模/数转换器对输入的中频信号进行采样；所述下变频及RS编解码FPGA在捕获前消除基带信号的残余频差；在捕获完成后对载波的频率和相位进行跟踪；所述并行相关FPGA用于生成本地伪码并与基带信号相关；所述解扩解调DSP在伪码捕获阶段寻找相关峰最大的频率和伪码相位，并对伪码的频率及相位的跟踪。本发明提供的接收机具有灵敏度高、结构灵活、通用性强、对器件性能参数的离散性和温度时间漂移特性不敏感的特点。

主权项

一种高可靠直接序列扩频数字接收机，其特征在于，该接收机包括变压器、AD模/数转换器、下变频及RS编解码FPGA、并行相关FPGA、解扩解调DSP，其中：所述变压器抑制输入的中频信号的共模噪声和隔离模拟数字地，并进行阻抗匹配；所述AD模/数转换器对输入的中频信号进行采样，将采样信号分别同数字频率合成器输出相位相差为90°的正弦信号和余弦信号相乘，再通过FIR滤波器滤除高频分量，得到两路正交的基带信号；所述下变频及RS编解码FPGA在捕获前用于消除所述基带信号的残余频差；在捕获完成后，作为载波锁相环的一部分对载波的频率和相位进行跟踪；同时还完成与DSP及外部设备的信号交换和RS编解码；所述并行相关FPGA用于生成本地伪码序列，将所述本地伪码序列与基带信号相关，将相关结果送往所述解扩解调DSP；所述解扩解调DSP在伪码捕获阶段寻找相关峰最大的频率和伪码相位，并在跟踪阶段配合两片FPGA完成对伪码的频率及相位的跟踪；伪码跟踪的过程为：所述解扩解调DSP通过读取I/Q相关结果，计算本地伪码接收的相差和频差，经环路滤波后调整NCO频率字，实现载波跟踪；所述解扩解调DSP还通过读取超前和滞后相关通道的相关值，根据结果调整伪码相位，实现伪码跟踪，同时判决出接收数据的帧结构，提取有效数据送外部RS解码器解码。