[发明专利]抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法有效
| 申请号： | 201310571563.1 | 申请日： | 2013-11-13 |
| 公开（公告）号： | CN103560144A | 公开（公告）日： | 2014-02-05 |
| 发明（设计）人： | 黄如;黄芊芊;吴春蕾;王佳鑫;王超;王阳元 | 申请（专利权）人： | 北京大学 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L29/36;H01L21/336;H01L29/417 |
| 代理公司： | 北京万象新悦知识产权代理事务所(普通合伙) 11360 | 代理人： | 贾晓玲 |
| 地址： | 100871*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法，属于CMOS超大集成电路（ULSI）中的场效应晶体管逻辑器件与电路领域。本发明通过在源区和隧穿结下方的体区之间插入绝缘层，而在源区和沟道之间的隧穿结处不插入绝缘层，从而有效抑制了小尺寸TFET器件体内的源漏直接隧穿泄漏电流，并同时能有效改善亚阈值斜率。且相应的器件制备方法与现有的CMOS工艺完全兼容。 | ||
| 搜索关键词： | 抑制 晶体管 泄漏 电流 方法 相应 器件 制备 | ||
【主权项】：
一种隧穿晶体管，包括一个高阻半导体衬底（1）、一个高掺杂源区（10）、一个低掺杂漏区（11），一个栅介质层（3）和一个控制栅（4），所述高掺杂源区（10）和沟道之间构成隧穿晶体管的隧穿结，隧穿结的厚度h为5‑10nm，其特征在于，隧穿结下方设有绝缘层（7），绝缘层（7）位于高掺杂源区（10）和高阻半导体衬底（1）之间，绝缘层（7）的厚度为50‑500nm，所述高掺杂源区（10）和低掺杂漏区（11）掺杂类型相反，对于N型晶体管，高掺杂P+源区的掺杂浓度为5×1019～1×1021cm‑3，低掺杂N漏区的掺杂浓度为1×1018～1×1019cm‑3；对于P型晶体管，高掺杂N+源区的掺杂浓度为5×1019～1×1021cm‑3，低掺杂P漏区的掺杂浓度为1×1018～1×1019cm‑3。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京大学，未经北京大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310571563.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
