[发明专利]一种半导体器件及其制造方法和电子装置在审
| 申请号： | 201310585066.7 | 申请日： | 2013-11-19 |
| 公开（公告）号： | CN104658960A | 公开（公告）日： | 2015-05-27 |
| 发明（设计）人： | 于书坤;韦庆松 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/764 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 高伟;赵礼杰 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件的制造方法，通过在与NMOS器件相邻的浅沟槽隔离的内部形成空洞，增强了相应的浅沟槽隔离对NMOS器件的沟道区域的张应力，提高了NMOS器件的载流子迁移率，进而提高了整个半导体器件的性能。本发明的半导体器件，在与NMOS器件相邻的浅沟槽隔离的内部形成有空洞，可以增强相应的浅沟槽隔离对NMOS器件的沟道区域的张应力，提高NMOS器件的载流子迁移率，因而提高了半导体器件的性能。本发明的电子装置，使用了上述半导体器件，同样具有上述优点。 | ||
| 搜索关键词： | 一种 半导体器件 及其 制造 方法 电子 装置 | ||
【主权项】：
一种半导体器件的制造方法，其特征在于，所述方法包括：步骤S101：提供半导体衬底，在所述半导体衬底上形成用于加工浅沟槽隔离的掩膜；步骤S102：通过刻蚀工艺在所述半导体衬底内形成用于容置浅沟槽隔离的沟槽；步骤S103：在所述沟槽内形成浅沟槽隔离，其中，所述浅沟槽隔离包括位于相邻的两个NMOS器件之间的浅沟槽隔离，并且所述位于相邻的两个NMOS器件之间的浅沟槽隔离具有张应力特性且内部形成有空洞；和/或，所述浅沟槽隔离包括位于相邻的NMOS器件与PMOS器件之间的浅沟槽隔离，并且所述位于相邻的NMOS器件与PMOS器件之间的浅沟槽隔离具有张应力特性且内部形成有空洞。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;，未经中芯国际集成电路制造（上海）有限公司;许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310585066.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种开孔的清洗方法
- 下一篇：晶圆传输系统的支撑结构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
