[发明专利]一种硬件容错电路在审
| 申请号： | 201310609798.5 | 申请日： | 2013-11-28 |
| 公开（公告）号： | CN103678780A | 公开（公告）日： | 2014-03-26 |
| 发明（设计）人： | 蔡立安;淳增辉;邓玉华;陈昊;郑霞;郭浩;徐鹏飞;汤灵;程晓;李三;张翼;邓松;徐翔;何裕舒;吴昊 | 申请（专利权）人： | 中国船舶重工集团公司第七二二研究所 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 武汉天力专利事务所 42208 | 代理人： | 苏胤杰 |
| 地址： | 430079 *** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于有线数字通信领域，具体为一种硬件容错电路，包括设有CPU的单板，其特征在于：所述CPU芯片具有一个硬件复位管脚、两个通用输入输出管脚和一组本地总线引脚，所述CPU芯片的硬件复位管脚、两个通用输入输出管脚和本地总线引脚分别直接联接到CPLD芯片，所述单板上的一条周期脉冲输入信号线联接到CPLD芯片。本发明具有如下优点：1、可根据喂狗信号变化周期的时间要求动态调整喂狗时间间隔参数，以适配不同的应用场景；2、可与多种CPU配套使用，兼容性高。 | ||
| 搜索关键词： | 一种 硬件 容错 电路 | ||
【主权项】：
一种硬件容错电路，包括设有CPU的单板，其特征在于：所述CPU芯片具有一个硬件复位管脚、两个通用输入输出管脚和一组本地总线引脚，所述CPU芯片的硬件复位管脚、两个通用输入输出管脚和本地总线引脚分别直接联接到CPLD芯片，所述单板上的一条周期脉冲输入信号线联接到CPLD芯片。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国船舶重工集团公司第七二二研究所，未经中国船舶重工集团公司第七二二研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310609798.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种补偿器分工况设计校核方法
- 下一篇：一种放射性物化探信息综合方法
