[发明专利]一种基于DSP和FPGA的捷联罗经导航计算机

摘要

一种基于DSP和FPGA的捷联罗经导航计算机，它由数据输入模块、数据釆集模块、导航解算模块和数据输出模块组成；数据输入模块和数据采集模块相连，数据采集模块分别与导航解算模块和数据输出模块相连；首先，经数据输入模块输出的CMOS电平形式的IMU脉冲信号被数据采集模块的FPGA釆集，每完成一次采集便触发导航解算模块中DSP外部中断，DSP通过响应该中断来读取数据采集模块中FPGA采集的IMU数据和IMU采样次数，进而完成导航解算，解算后的位置、速度及姿态结果同样通过中断方式返回FPGA，进而通过串口输出；DSP+FPGA架构最大优点是速度快，精度高，结构灵活，有较强的通用性，针对不同的导航系统只需更改接口电路硬件和软件即可，适合于模块化设计。

主权项

一种基于DSP和FPGA的捷联罗经导航计算机，其特征在于：它由数据输入模块、数据釆集模块、导航解算模块和数据输出模块组成；数据输入模块和数据采集模块相连，数据采集模块分别与导航解算模块和数据输出模块相连；首先，经数据输入模块输出的CMOS电平形式的IMU脉冲信号被数据采集模块的FPGA釆集，每完成一次采集便触发导航解算模块中DSP外部中断，DSP通过响应该中断来读取数据采集模块中FPGA采集的IMU数据和IMU采样次数，进而完成导航解算，解算后的位置、速度及姿态结果同样通过中断方式返回FPGA，进而通过串口输出；所述的数据输入模块包括一个电平转换芯片和三个RS422接口芯片，电平转换芯片采用一片SN74CBTD3384，IMU脉冲信号经过电平转换芯片转换后输出CMOS电平形式的IMU脉冲信号；所述的数据采集模块主要在FPGA中进行设计，计数所得数据由DSP进行定时采集，系统板中同时设计了JTAG和AS两种开发模式，程序调试时采用JTAG模式，调通后通过AS模式将程序固化在FPGA的配置芯片中；导航计算机的传感器有IMU即光纤陀螺和加速度计和温度传感器，根据各个传感器的接口特性，利用FPGA设计了脉冲计数器，串行通讯接口，以实现对各个传感器的数据采集任务，芯片内部采用循环计数器对光纤陀螺和加速度计的信号进行计数并定时寄存计数结果，为防止计数和寄存之间的时序冲突，通过高速同步信号对芯片内部的全部电路进行同步设计，计数结果定时通过总线被DSP采集；FPGA是DSP协处理器，负责数据采集和接口电路设计，实现各功能模块与DSP的通讯；在FPGA中开辟两个512Bytes的缓存区，标记为RAM0和RAM1，DSP从RAM0接收数据时，接口电路向RAM1写入数据，反之，当DSP从RAM1接收数据时，接口电路向RAM0写入数据；FPGA与DSP接口的信号有总线接口信号也有中断请求信号即罗经系统周期定时信号，将该信号直接接到DSP外部中断输入端INTO；所述的导航解算模块主要完成系统的数据计算,它包括DSP和Flash，DSP通过外部存储器接口EMIF定时读取数据采集模块中存储的IMU数据和IMU釆样次数，读取到IMU数据时进行捷联解算，然后将IMU数据、IMU釆样次数和导航解算结果通过EMIF送到数据采集模块，再由数据采集模块送到数据输出模块；Flash存储器用于存储程序和数据，Flash与DSP连接，系统上电后DSP的引导装载软件将Flash中的程序加载到DSP的内部RAM中运行，程序在RAM中运行，从而保证了DSP的高速运行；DSP有两种装入方式供用户选择:存储器装入方式和串行口装入方式；其中存储器方式又根据地址的不同分为三种:BOOT1,BOOT2，BOOT3；DSP通过查询四个中断引脚来确定装入方式，引脚为低电平有效，查询的顺序为/INT3,/INTO，/INT1,/INT2；即上电后DSP先检查/INT3引脚，判断该引脚电平是否为低，要是为低电平，则从串行口开始装载引导程序，否则接着查询/INTO引脚，判断该引脚电平是否为低，若为有效的低电平，则DSP开始从BOOT1引导程序装载；否则DSP接着依次查询中断引脚/INT1和/INT2的状态，决定装载的地址是BOOT2还是BOOT3；所述的数据输出模块包括第一串口、第二串口；数据釆集模块中的IMU数据和IMU釆样次数经第一串口发送到上位机，导航解算结果经第二串口发送到上位机。