[发明专利]平面工艺下的三维集成电路及其制造方法

摘要

本发明提供一种平面工艺下的三维集成电路及其制造方法，所述集成电路包括：形成于基底上的MOS电容，所述MOS电容包括作为第一电极的第一多晶硅区、作为第二电极的有源区和沟道区以及位于第一多晶硅区和沟道区之间的介质区，第一多晶硅区、介质区、沟道区依次从上到下的相对应，有源区位于所述沟道区周边；和，形成于第一多晶硅区上方的由第二多晶硅区形成的多晶硅电阻，第二多晶硅区和第一多晶硅区之间形成有氧化层，第二多晶硅区在基底上的投影完全包含在第一多晶硅区在基底上的投影内。本发明可以将形成多晶硅电阻的第二多晶硅区放置于第一多晶硅区的上方，使得第二多晶硅区域共享第一多晶硅区所占的芯片区域，从而减小芯片面积，降低成本。

主权项

一种集成电路，其特征在于，其包括：形成于基底上的MOS电容，其中所述MOS电容包括作为第一电极的第一多晶硅区、作为第二电极的有源区和沟道区以及位于第一多晶硅区和沟道区之间的介质区，其中第一多晶硅区、介质区、沟道区依次从上到下的相对应，有源区位于所述沟道区的周边；和形成于MOS电容的第一多晶硅区上方的由第二多晶硅区形成的多晶硅电阻，第二多晶硅区和第一多晶硅区之间形成有氧化层，第二多晶硅区在基底上的投影完全包含在第一多晶硅区在基底上的投影内。