[发明专利]一种利用图式标明HPD逻辑可靠性的方法

摘要

本发明公开一种利用图式标明HPD逻辑可靠性的方法，包括由Verilog语言描述的逻辑功能模块，首先建立一个图式文件，然后将逻辑功能模块中的所有信号类型用相应的信号图式符号进行表示，逻辑关系用相应的关系图式符号表示，且每个信号图式符号之间仅存在唯一的引用关系，对重复的内容建立连接子图，最终得到一个无闭环的树形逻辑关系图式。本发明建立了HPD可靠性验证的并发逻辑图式方法，可以将逻辑的代码转化成无闭环的树形单向结构，它是从逻辑可靠性的角度出发，将对逻辑功能正确性的影响较大的逻辑元素之间的相互关联以及并发情况直观地、规范地表达出来。通过验证图式中逻辑元素交互情况的正确性，来指导进一步的逻辑可靠性验证工作。

主权项

一种利用图式标明HPD逻辑可靠性的方法，包括由Verilog语言描述的逻辑功能模块，其特征在于，首先建立一个图式文件，然后在图式文件中进行如下操作：步骤1、将逻辑功能模块中的所有信号类型用相应的信号图式符号进行表示；步骤2、将逻辑功能模块中的阻塞赋值关系、非阻塞赋值关系和约束关系分别用相应的关系图式符号替换，根据逻辑功能模块的输出来反推各信号类型的连接关系，然后在图式文件中从结尾逐级向上用相应的关系图式符号对各信号图式符号进行连接；步骤3、在连接过程中，出现两个或两个以上的下级信号图式符号与同一个上级信号图式符号连接的情况时，复制此上级信号图式符号并分别与相应的下级信号图式符号建立连接关系；步骤4、在相同或不同层级的信号图式符号出现重复时，对类型为变量的重复信号图式符号用重用图式符号进行标明，同时建立针对此信号图式符号的下级连接图式的连接子图，连接子图用带有对应调用图式符号的此信号图式符号标识；步骤5、建立一个表示最终逻辑输出的功能信号图式，然后与图式文件中涉及到输出的信号图式符号连接，得到逻辑功能模块无闭环的树形逻辑关系图式。