[发明专利]半导体结构和制造方法

摘要

本发明涉及半导体结构和制造方法。一种FET结构，包括外延的源极区和漏极区，其包括大的接触面积并表现出低电阻率和低栅极至源极/漏极寄生电容。横向刻蚀所述源极区和漏极区而不包括所述源极区/漏极区之间以及其相关联的接触的所述接触面积，以提供用于容纳低k电介质材料的凹陷。在所述抬升的源极区/漏极区和栅极导体之间，同时在所述栅极导体和诸如ETSOI或PDSOI衬底的衬底之间提供高k电介质层。所述结构可以用在诸如MOSFET装置的微电子装置中。

主权项

一种制造半导体结构的方法，包括：获得绝缘体上半导体衬底；在所述衬底上形成牺牲栅极层；在所述衬底上形成掺杂的抬升的源极区和漏极区，所述抬升的源极区和漏极区每一都具有顶表面和底表面；去除所述牺牲栅极层，从而在所述抬升的源极区和漏极区之间形成间隔；横向刻蚀所述抬升的源极区和漏极区以形成从所述间隔延伸到所述抬升的源极区和漏极区中的横向扩展的凹陷；以及用第一电介质材料填充所述间隔。