[发明专利]双大马士革结构的制造方法有效
申请号: | 201310630206.8 | 申请日: | 2013-11-29 |
公开(公告)号: | CN103646919A | 公开(公告)日: | 2014-03-19 |
发明(设计)人: | 吴敏;杨渝书;王一 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人: | 吴世华;陶金龙 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种双大马士革结构的制造方法,其包括半导体结构上形成沟槽;形成沟槽两侧的通孔;以金属掩膜层为掩膜,刻蚀沟槽下的部分低介电常数层,形成圆弧型或斜边型斜面,并打开通孔,形成双大马士革结构;以含有CF4的气体并以高偏置功率对具有圆弧型或斜边型斜面的低介电常数层进行刻蚀,形成Z字型斜面。本发明通过预处理形成具有小尺寸斜面的低介电常数层边缘,随后进一步刻蚀以增大斜面尺寸,最终得到大尺寸斜面,本发明提高了双大马士革结构后续沉积能力,并提高了半导体元器件的可靠性性能。 | ||
搜索关键词: | 大马士革 结构 制造 方法 | ||
【主权项】:
一种双大马士革结构的制造方法,其特征在于,其包括以下步骤:步骤S01,提供一半导体结构,其自下而上依次具有阻挡层、低介电常数层、金属掩膜层和顶层;步骤S02,在该半导体结构之上依次涂覆第一抗反射层和第一光刻胶,图案化该第一光刻胶,以形成沟槽图形;步骤S03,依次刻蚀去除该沟槽图形内的第一抗反射层、顶层、金属掩膜层和部分低介电常数层,之后去除该第一光刻胶,形成沟槽;步骤S04,在步骤S03得到的半导体结构之上涂覆第二抗反射层和第二光刻胶,图形化该第二光刻胶,以形成沟槽两侧的通孔图形;步骤S05,依次刻蚀去除该通孔图形内的第二抗反射层、顶层、金属掩膜层和部分低介电常数层,之后去除该第二光刻胶,形成沟槽两侧的通孔;步骤S06,以金属掩膜层为掩膜,刻蚀沟槽下的部分低介电常数层,形成圆弧型或斜边型斜面,并打开通孔,形成双大马士革结构;步骤S07,以含有CF4的气体并以高偏置功率对具有圆弧型或斜边型斜面的低介电常数层进行刻蚀,形成Z字型斜面。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310630206.8/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造