[发明专利]半导体结构在审
| 申请号： | 201310637235.7 | 申请日： | 2013-12-02 |
| 公开（公告）号： | CN104681539A | 公开（公告）日： | 2015-06-03 |
| 发明（设计）人： | 陈士弘 | 申请（专利权）人： | 旺宏电子股份有限公司 |
| 主分类号： | H01L23/528 | 分类号： | H01L23/528;H01L23/60;H01L27/115 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 任岩 |
| 地址： | 中国台湾新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体结构，包括多个叠层块以及多个导电线。此些叠层块系平行且接续排列，各叠层块由相对的二个指状垂直栅极结构组成。指状垂直栅极结构包括阶梯状结构及多个位线叠层，阶梯状结构与位线叠层垂直，且相对的二个指状垂直栅极结构的位线叠层交错排列。导电线间隔排列于叠层块之上，且延伸方向与位线叠层垂直。导电线包括多条位线及多条接地线，各叠层块上包括至少一条接地线。 | ||
| 搜索关键词： | 半导体 结构 | ||
【主权项】：
一种半导体结构，包括：多个叠层块(stacking blocks)，这些叠层块系平行且接续排列，各该叠层块由相对的二个指状垂直栅极结构组成，各该指状垂直栅极结构包括一阶梯状结构及多个位线叠层，该阶梯状结构与这些位线叠层垂直，相对的该二个指状垂直栅极结构的这些位线叠层交错排列；以及多条导电线，间隔排列于这些叠层块之上，这些导电线的延伸方向与这些位线叠层垂直；其中，这些导电线包括多条位线及多条接地线，各该叠层块上包括至少一条接地线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司;，未经旺宏电子股份有限公司;许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310637235.7/，转载请声明来源钻瓜专利网。
