[发明专利]基于DSP的1553B总线协议模块

摘要

本发明公开了一种基于DSP的1553B总线协议模块，用于解决现有基于DSP的1553B总线接口卡外围电路复杂的技术问题。技术方案是该模块包括1553B总线接口电路、逻辑综合电路、电平转换电路、双口RAM和GJB289A总线协议芯片电路。采用高性能的DSP为控制核心，与外围辅助电路构成最小系统；由JBU61580协议芯片完成1553总线的功能，JBU61580为多路总线传输接口的设计提供了丰富的资源，也为设计提供了极大的灵活性与可靠性；控制和译码信号利用FPGA实现。FPGA器件外围电路连接简单，使用方便，使用功能强大的VerilogHDL语言编程，提高了系统的维护性和扩展性。

主权项

一种基于DSP的1553B总线协议模块，其特征在于：包括1553B总线接口电路、逻辑综合电路、电平转换电路、双口RAM和GJB289A总线协议芯片电路；1553B总线接口电路采用JBU‑61580协议芯片；JBU‑61580内部集成了双收发器逻辑、编解码器、协议逻辑、内存管理和中断控制逻辑，还提供了一个4K字的内部共享静态RAM和与处理器总线之间的缓冲接口；软件接口包括17个内部操作寄存器、8个测试寄存器以及64K字的共享存储器地址空间；工作在缓冲方式下，占用16位数据总线和12位地址总线，其所有的控制信号由FPGA的译码电路产生，通过中断方式与DSPF2812通信，BU‑61580的中断引脚INT与DSPF2812的外部中断XINT1连接；输出端通过两个耦合变压器与外部的1553B总线连接；用一个8位的波段开关选择JBU61580的终端地址；16MHz有源晶振作为时钟输入；逻辑综合电路包括地址译码和逻辑控制电路；地址译码电路对系统所使用的DSPF2812存储器和BU‑61580存储器进行地址选择、译码；逻辑控制电路产生JBU61580所需要的控制信号以及给DSPF2812提供中断信号、握手信号和插入等待信号；由DSPF2812和JBU61580向FPGA提供地址线、数据线、中断申请线、中断响应线以及读、写信号线；电平转换电路采用JS164245芯片，完成FPGA与JBU61580之间的电平转换，实现芯片之间电平兼容；双口RAM电路采用JM7026芯片，允许左、右端口同时读写数据，每个端口具有自己独立的控制信号线、地址线和数据线，高速存取数据，与大多数高速处理器配合使用；具有标识器功能，在数据传送时构成多种接口形式；GJB289A总线协议芯片电路工作原理：DSPF2812根据所需功能预先向JBU61580的寄存器模块和存储器模块写入相应的数据，然后通过开始寄存器启动JBU61580，协议控制模块将根据配置的功能控制数据读写模块、编/解码模块和收发器芯片工作；配置为BC功能时，通过DSPF2812预先设置的命令控制其他终端接收和发送数据，并通过对终端发送的响应状态字判断通信过程消息处理的状态，同时，通过握手信号通知DSPF2812；配置为RT功能时，响应总线控制器的命令接收和发送数据，并将其数据处理状态信息发送到总线上。