[发明专利]一种半导体器件的制造方法在审
| 申请号： | 201310681641.3 | 申请日： | 2013-12-12 |
| 公开（公告）号： | CN104716042A | 公开（公告）日： | 2015-06-17 |
| 发明（设计）人： | 韦庆松;于书坤 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 高伟;赵礼杰 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：S101：提供形成有PMOS的伪栅极和伪栅极硬掩膜的半导体衬底，在伪栅极的两侧形成偏移侧壁；S102：对PMOS进行轻掺杂处理，其中，经过轻掺杂处理，半导体衬底上形成有覆盖所述PMOS的有源区以及偏移侧壁的氧化物层；S103：去除氧化物层；S104：形成覆盖半导体衬底的锗硅遮蔽层，并在锗硅遮蔽层除覆盖PMOS的部分以外的其他部分上形成光刻胶。该方法通过在形成锗硅遮蔽层的步骤之前增加去除在轻掺杂处理过程中产生的氧化物层的步骤，避免了后续锗硅工艺中的锗硅非正常沉积，提高了半导体器件的性能和良率。 | ||
| 搜索关键词： | 一种 半导体器件 制造 方法 | ||
【主权项】：
一种半导体器件的制造方法，其特征在于，所述方法包括：步骤S101：提供形成有PMOS的栅极和栅极硬掩膜的半导体衬底，在所述栅极的两侧形成偏移侧壁；步骤S102：对所述PMOS进行轻掺杂处理，其中，经过所述轻掺杂处理，所述半导体衬底上形成有覆盖所述PMOS的有源区以及所述偏移侧壁的氧化物层；步骤S103：去除所述氧化物层；步骤S104：形成覆盖所述半导体衬底的锗硅遮蔽层，并在所述锗硅遮蔽层除覆盖所述PMOS的部分以外的其他部分之上形成光刻胶；步骤S105：进行干法刻蚀以在所述半导体衬底位于所述PMOS两侧的部分之中形成碗状沟槽；步骤S106：剥离所述光刻胶，对所述碗状沟槽进行湿法刻蚀以形成Σ形沟槽；步骤S107：在所述Σ形沟槽内形成嵌入式锗硅层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;，未经中芯国际集成电路制造（上海）有限公司;许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310681641.3/，转载请声明来源钻瓜专利网。
- 上一篇：具有模塑通孔的半导体器件
- 下一篇：形成半导体叠层结构的方法和系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
