[发明专利]集成电路及其形成方法

摘要

本申请案涉及集成电路及其形成方法。可通过移除多晶硅层的顶部表面处在电阻器区域中的一部分来形成具有替换栅极MOS晶体管及多晶硅电阻器的集成电路。随后形成的栅极蚀刻硬掩模包含在MOS牺牲栅极上方的MOS硬掩模分段及在电阻器主体上方的电阻器硬掩模分段。所述电阻器主体比所述MOS牺牲栅极薄。在栅极替换工艺序列期间，移除所述MOS硬掩模分段，从而暴露所述MOS牺牲栅极同时使所述电阻器硬掩模分段的至少一部分仍保留在所述电阻器主体上方。用替换栅极替换所述MOS牺牲栅极而不替换所述电阻器主体。

主权项

1.一种形成集成电路的方法，其包括以下步骤：提供包括半导体的衬底；在所述衬底的顶部表面处形成场氧化物；在所述衬底上方形成多晶硅层；移除所述多晶硅层在用于多晶硅电阻器的区域中的一部分，使得所述多晶硅层在用于所述多晶硅电阻器的所述区域中的厚度为所述多晶硅层在用于MOS晶体管的区域中的厚度的40％到90％；在所述多晶硅层上方形成栅极蚀刻硬掩模层；执行包含第一步骤及第二步骤的栅极蚀刻工艺，其中：所述第一步骤从所述栅极蚀刻硬掩模层移除硬掩模材料以在用于所述MOS晶体管的所述区域中形成MOS硬掩模分段且在所述多晶硅层上方于用于所述多晶硅电阻器的所述区域中形成电阻器硬掩模分段；及所述第二步骤在所述MOS硬掩模分段外侧从所述多晶硅层移除多晶硅以形成MOS牺牲栅极且在所述电阻器硬掩模分段外侧从所述多晶硅层移除多晶硅以形成电阻器主体，使得在完成所述栅极蚀刻工艺之后硬掩模材料仍保留在所述电阻器硬掩模分段中；从所述MOS牺牲栅极移除所述MOS硬掩模分段同时使所述电阻器硬掩模分段的至少一部分留在所述电阻器主体上方；及用替换栅极替换所述MOS牺牲栅极使得所述电阻器主体不被替换，其中所述移除所述多晶硅层在用于所述多晶硅电阻器的所述区域中的一部分的步骤进一步包括以下步骤：在所述多晶硅层上方形成用于电阻器硬掩模的电介质材料层；在用于所述电阻器硬掩模的所述电介质材料层上方形成电阻器植入掩模，所述电阻器植入掩模暴露用于所述多晶硅电阻器的所述区域且覆盖用于所述MOS晶体管的所述区域；在由所述电阻器植入掩模暴露的用于所述多晶硅电阻器的所述区域中移除用于所述电阻器硬掩模的所述电介质材料；在用于所述多晶硅电阻器的所述区域中将掺杂剂植入到所述多晶硅层中；对所述多晶硅层进行退火以便扩散并活化所述掺杂剂；执行非晶体化植入工艺，所述非晶体化植入工艺在所述电阻器区中将非晶体化原子植入到所述多晶硅层中以在所述多晶硅层的顶部表面处形成至少部分非晶层，使得通过所述电阻器硬掩模从用于所述MOS晶体管的所述区域阻挡所述非晶体化原子；及执行损坏移除蚀刻，所述损坏移除蚀刻移除所述至少部分非晶层且留下电阻器掺杂区。