[发明专利]多业务信令采集板卡数据包排序方法和装置有效
| 申请号： | 201310693533.8 | 申请日： | 2013-12-17 |
| 公开（公告）号： | CN103684692B | 公开（公告）日： | 2017-07-28 |
| 发明（设计）人： | 金旭雁 | 申请（专利权）人： | 北京中创信测科技股份有限公司 |
| 主分类号： | H04L1/00 | 分类号： | H04L1/00 |
| 代理公司： | 北京庆峰财智知识产权代理事务所(普通合伙)11417 | 代理人： | 刘元霞 |
| 地址： | 100081 北京市海淀区中关*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种多业务信令采集板卡数据包排序方法和装置，用于正确处理多业务板卡采集机采集的数据包送往上层处理系统的顺序。多业务信令采集板卡数据包排序装置由板卡target模块和电脑主机host模块组成，板卡target模块和电脑主机host模块配合操作；板卡target模块由多个板卡链路组成，每个板卡链路包括FPGA模块和用于存包的缓冲buffer模块；电脑主机host模块由多个buffer模块组成，每个buffer模块分别与一个板卡链路相对应。 | ||
| 搜索关键词： | 业务 采集 板卡 数据包 排序 方法 装置 | ||
【主权项】：
一种多业务信令采集板卡数据包排序装置，用于正确处理多业务板卡采集机采集的数据包送往上层处理系统的顺序，其特征在于：多业务信令采集板卡数据包排序装置由板卡target模块和电脑主机host模块组成，板卡target模块和电脑主机host模块配合操作；板卡target模块由多个板卡链路组成，每个板卡链路包括FPGA模块和用于存包的缓冲buffer模块；电脑主机host模块由多个buffer模块组成，每个buffer模块分别与一个板卡链路相对应，电脑主机host模块包含有：数据包缓冲区buffer模块，和数据排序模块；数据排序模块分为数据取包GetPackage模块，比较时间戳TimeCompare模块，发包SendPackage模块，检查是否超时CheckTimeOut模块，其中，GetPackage模块，用于从每块板卡target模块的buffer模块中取一个包，记为P1，P2，……,PN；TimeCompare模块用于比较取到的数据包时间戳TN的大小，得出时间戳最小的数据包，用数学公式表示：Tmin＝Min(T1，T2，……，TN)；SendPackage模块，用于将时间戳Tmin最小对应的数据包Pmin送给上层系统合成数据记录。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京中创信测科技股份有限公司，未经北京中创信测科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310693533.8/，转载请声明来源钻瓜专利网。
