[发明专利]LDPC码的译码方法有效
| 申请号： | 201310705827.8 | 申请日： | 2013-12-19 |
| 公开（公告）号： | CN103701473B | 公开（公告）日： | 2017-02-01 |
| 发明（设计）人： | 黄戈;郭继经;韩雄川;柯仙胜 | 申请（专利权）人： | 上海高清数字科技产业有限公司 |
| 主分类号： | H03M13/11 | 分类号： | H03M13/11 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 200125 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种LDPC码的译码方法，其特征在于，至少包括根据能满足系统性能需求的信息更新的位宽以及校验矩阵的特点、行重和列重、1元的总数选择能使ASIC设计的存储器面积消耗最小的交互信息的存储方式；根据系统主频和吞吐量的需求，以及需要的最大迭代次数，得到并行度需求，根据确定的存储方式，选择利于实现的并行方式；根据选择的存储方式和并行方式，将需要存储的单元化零为整，进行地址深度的合并或者位宽上的合并；本发明提供了一种通用的低成本LDPC码译码方法，该方法根据不同系统、不同校验矩阵的分布特点以及能达到该系统性能需求的信息更新的位宽，选择最优的译码器存储实现方法，以及与其相适应的并行方式，并进行必要的校验矩阵变换，以达到实现资源的最小化。 | ||
| 搜索关键词： | ldpc 译码 方法 | ||
【主权项】：
一种LDPC码的译码方法，其特征在于，至少包括：1)根据译码更新信息的位宽以及校验矩阵的1元总数、行重、列重来选择存储器面积消耗最小的存储方式；2)根据接收机系统主频、吞吐量以及最大迭代次数的需求，得到并行度需求，根据上述选择的存储方式，确定并行方式；3)根据选择的存储方式和确定的并行方式，选择性的将存储单元的个数化零为整，进行地址深度的合并和/或者位宽上的合并。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海高清数字科技产业有限公司，未经上海高清数字科技产业有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310705827.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
