[发明专利]一种半导体器件的制造方法有效
| 申请号： | 201310706301.1 | 申请日： | 2013-12-19 |
| 公开（公告）号： | CN104733373B | 公开（公告）日： | 2018-05-04 |
| 发明（设计）人： | 周鸣 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京市磐华律师事务所11336 | 代理人： | 董巍,高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件的制造方法，包括提供半导体衬底，在半导体衬底上依次形成蚀刻停止层、多孔低k介电层和由自下而上层叠的缓冲层和硬掩膜层构成的硬掩膜叠层结构，其中，缓冲层由通过改变源气体组成而实施的多次沉积工艺形成的两层以上材料构成；在多孔低k介电层中形成用于填充铜金属互连层的铜金属互连结构；在铜金属互连结构中填充铜金属互连层。根据本发明，可以有效缩减后续实施的湿法清洗的腐蚀液分别对硬掩膜叠层结构和多孔低k介电层的蚀刻速率的差异，避免在二者的界面处出现底切缺陷。 | ||
| 搜索关键词： | 一种 半导体器件 制造 方法 | ||
【主权项】：
一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、多孔低k介电层和由自下而上层叠的缓冲层和硬掩膜层构成的硬掩膜叠层结构，其中，所述缓冲层由通过改变源气体组成而实施的多次沉积工艺形成的自下而上层叠的三层材料构成，所述三层材料中的下层材料是通过源气体为SiH4和CO2的沉积工艺形成的，用于避免后续实施的沉积对所述多孔低k介电层的损伤；中间层材料是通过源气体为SiH4和N2O的沉积工艺形成的，用于修复沉积所述下层材料时对所述多孔低k介电层的损伤；上层材料是通过源气体为SiH4和O2的沉积工艺形成的，用于构成所述缓冲层的主体，缩减后续实施的湿法清洗的腐蚀液分别对所述缓冲层和所述多孔低k介电层的蚀刻速率的差异；在所述多孔低k介电层中形成用于填充铜金属互连层的铜金属互连结构；在所述铜金属互连结构中填充铜金属互连层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310706301.1/，转载请声明来源钻瓜专利网。
- 上一篇：用于绝缘体上硅射频开关器件结构的制造方法
- 下一篇：一种半导体器件的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
