[发明专利]一种TD-LTE网络优化设备的同步检测方法

摘要

本发明提出了一种TD-LTE网络优化设备的同步检测方法。本发明可以充分利用现有网络优化设备的硬件（主要是FPGA和CPU）来完成与基站同步。近端根据输入信号产生同步开关信号，并将开关信号发送至每个远端；远端根据开关信号控制射频开关实现上下行切换。由于CPU不是专用的信号处理芯片，在进行大量数据处理时延时较大（计算一次SSS耗时在秒级），而LTE半帧长度为5ms，不能做到实时处理，本方法采用异步计算的方法，降低了对实时性的要求。这样，本发明对CPU的实时性要求不高，不需要外接GPS模块和modem，使设备成本降低，结构更加紧凑。

主权项

一种TD‑LTE网络优化设备的同步检测方法，其特征在于：包括以下步骤，步骤1、近端接入单元FPGA对AD采集到的数字中频信号进行下变频操作，将采样速率由122.88M降低至1.92M，频率搬移到零频；步骤2、近端FPGA将步骤1产生的下变频数据与存储在FPGA内部的3组ZC序列分别进行相关运算，得到3组相关计算值；找出其中最大相关值对应的索引，即可确定5ms帧中PSS位置，得到5ms帧头指示；步骤3、近端FPGA根据PSS的位置找到同一半帧中SSS数据在时域上的起始和结束点，将SSS数据存储在RAM中，同时也存储相同半帧中的PSS数据，存储完完整的SSS和PSS数据后，通知CPU进行读取；并假定该PSS所在的半帧为前半帧，按照该假定得到半帧指示；步骤4、CPU对接收到的数据进行CP判定，获取CP长度，计算小数倍和整数倍频率偏差，并进行频偏校正；通过PSS进行信道估计并进行信道补偿，判断出当前SSS属于前5ms还是后5ms，将结果告知FPGA，如果计算结果为前半帧，则假定正确， 半帧指示不变；如果计算结果为后半帧，则假定错误，，半帧指示取反；根据5ms帧头指示和半帧指示，得到10ms帧头指示；步骤5、近端FPGA根据CPU设置的上下行子帧切换点配置和10ms帧头指示得到开关信号，将开关信号实时映射到CPRI帧中传递给远端射频单元，到远端射频单元后再恢复出开关信号，远端射频单元收到开关信号后再做时延调整，用于补偿上变频操作引入的时延，得到最终用于控制射频开关的开关信号；步骤6、重复步骤1‑5，不停刷新同步状态，确保本地开关信号能够及时跟踪输入信号的变化。