[发明专利]基于偶极子阵列的低剖面电路模拟吸收体

摘要

本发明公开了一种新型的低剖面电路模拟吸收体，采用可以有效降低基于偶极子阵列电路模拟吸收体厚度的方法–感性接地面法，不仅可以有效降低吸收体的厚度，还可以展宽原结构的工作带宽。该方法以经典传输线理论为基础，通过在中心加载偶极子阵列电路与接地面之间引入短路贴片阵列，实现普通接地面向感性接地面的转化，从而有效降低电路模拟吸收体的厚度；另外，感性接地面与表面电路的电抗成分之间的耦合作用，还可以用来展宽吸收体的工作带宽。该技术主要是通过短路贴片阵列来实现，结构简单，采用普通的PCB板工艺，加工容易，并且成本和重量都相对较小，因而可以大规模地应用在电路模拟吸收体的设计当中。

主权项

一种低剖面电路模拟吸收体，其特征在于，包括若干吸收体单元，上述吸收体单元以方形栅格形式二维周期排布，构成阵列，每个吸收体单元均包括偶极子[1]、薄膜贴片电阻[2]、上层介质基板[3]、方型金属贴片[4]、下层介质基板[5]、金属板[6]、第一金属化通孔[7]、第二金属化通孔[8]；下层介质基板[5]的底部设置金属板[6]，下层介质基板[5]上表面中部设置方型金属贴片[4]，下层介质基板[5]上开有第一金属化通孔[7]、第二金属化通孔[8]，该两个金属化通孔位于方型金属贴片[4]的两侧，下层介质基板[5]的上方设置上层介质基板[3]，上层介质基板[3]的上表面中部设置偶极子[1]，偶极子[1]的中部设置薄膜贴片电阻[2]，偶极子[1]的延伸方向与两个金属化通孔圆心连线相平行。