[发明专利]一种时钟相位校正电路

摘要

本发明属于时钟校正技术领域，提供了一种时钟相位校正电路。该电路是由译码电路对目标相位的数字表达信号进行编译，得到相应的数字控制信号，该数字控制信号控制电流合成电路输出相应的偏置电压，相位合成电路接收参考时钟，并在偏置电压的调控下合成所需的时钟相位。由于是采用数字控制信号实现时钟校正，从而可方便及任意角度调节校正采样时钟，并构建各种数据时钟恢复方案，简化了系统设计复杂度，相对于现有技术，避免了采用锁相环的模拟器件，提高了时钟提取或补偿的精确度，从而可提高通信信号的传输质量和传输速度，特别适用于高速串行通信系统中对时钟信号的提取或校正。

主权项

一种时钟相位校正电路，其特征在于，所述时钟相位校正电路包括： 译码电路，用于对所需得到的目标相位的数字表达信号进行编译后，拆分得到高位控制信号、中位控制信号和低位控制信号； 电流合成电路，用于在所述中位控制信号的控制下生成第一电流、第二电流和第三电流，之后在所述低位控制信号的控制下对所述第一电流按照权重进行组合，之后在所述高位控制信号的控制下选择偏置通道，并将组合后的电流与所述第二电流合成后转换得到第一偏置电压、将组合后的电流与所述第三电流合成后转换得到第二偏置电压，所述第一偏置电压与所述第二偏置电压为一对差分信号； 相位合成电路，用于接收具有不同时钟相位的参考时钟，并根据所述第一偏置电压和所述第二偏置电压，对相应时钟相位的参考时钟进行放大后，输出相位校正后的时钟信号。