[发明专利]一种处理器模块及电子设备

摘要

本发明实施例公开了一种处理器模块及电子设备，处理器模块包括至少一个处理器、内存以及地址过滤器；按照内存地址，所述内存被划分成至少两个内存地址段；每个处理器在第一业务的处理中需要使用内存时，根据预先设置的业务和内存地址段的对应关系为所述第一业务的第一业务数据确定其对应的内存地址段，并在所述内存地址段中确定相应的内存地址将第一业务数据及其内存地址发送至地址过滤器；地址过滤器确定第一业务数据的内存地址所属的内存地址段，通过对应的通路将第一业务数据及其内存地址发送给内存；内存按照内存地址存储第一业务数据。本发明实施例能够在不增加处理器芯片的面积和功耗的情况下，满足不同业务的不同需求。

主权项

一种处理器模块，其特征在于，包括：至少一个处理器、内存以及地址过滤器；按照内存地址，所述内存被划分成至少两个内存地址段；其中，所述地址过滤器与所述内存通过至少两条通路连接，其中一条通路为总线，其他通路为直连通路，每一个所述内存地址段对应一条所述通路；所述处理器，用于在第一业务的处理中需要使用内存时，根据预先设置的业务和内存地址段的对应关系为所述第一业务的第一业务数据确定其对应的内存地址段，并在所述内存地址段中确定相应的内存地址，将所述第一业务数据及其内存地址发送至地址过滤器；所述地址过滤器，用于确定所述第一业务数据的内存地址所属的内存地址段，通过确定的所述内存地址段所对应的通路将所述第一业务数据及其内存地址发送给所述内存；所述地址过滤器包括：至少一层地址子过滤器，每一层地址子过滤器包括至少一个地址子过滤器；其中，位于第一层的每个地址子过滤器与至少一个所述处理器连接，且，与内存或者位于自身下一层的地址子过滤器通过通路连接；每一内存地址段对应一条通路；位于非第一层的每个地址子过滤器与上一层的地址子过滤器连接，且，与内存或者位于自身下一层的地址子过滤器通过通路连接；位于最后一层的每个地址子过滤器与上一层的地址子过滤器连接，且，与内存通过通路连接；每一条通路对应至少一个内存地址段；至少一个地址子过滤器与内存连接的通路为总线；每一层的地址子过滤器用于：确定第一业务数据的内存地址所属内存地址段，通过确定的所述内存地址段所对应的通路将所述第一业务数据发送至该通路所连接的内存或者下一层的地址子过滤器；所述内存，用于按照所述内存地址存储所述第一业务数据。