[发明专利]一种串行读出光子计数芯片

摘要

本发明公开了一种串行读出光子计数芯片，与探测器连接，其包括像素单元阵列模块和读出逻辑模块，像素单元阵列模块包括多个以阵列方式排列成若干行和若干列的像素，每行中的所有像素依次串联，且每两行像素串联，串联的两行像素为非相邻行像素；以减少芯片扇出引脚数目，即使出现某一像素失效，图像仍然可以通过相邻行像素数值插值复原。读出逻辑模块用于控制像素单元阵列模块的读出/计数状态，以及根据外部输入的控制指令产生控制信号；每个像素对探测器的像素产生的光电信号进行信号处理生成数字脉冲；根据控制信号和所述数字脉冲选择计数模式、读出数据或计数；通过选择计数模式，可使串行输出频率达375MHz以上，从而保证射线利用率。

主权项

一种串行读出光子计数芯片，与探测器连接，其特征在于，包括像素单元阵列模块和读出逻辑模块：所述像素单元阵列模块包括有多个像素，所述多个像素以阵列方式排列成若干行和若干列；每行中的所有像素依次串联，且每两行像素串联，所述串联的两行像素为非相邻行像素；每个像素用于对探测器的像素产生的光电信号进行信号处理生成数字脉冲；所述读出逻辑模块用于控制像素单元阵列模块的读出/计数状态，以及根据外部输入的控制指令产生控制信号；所述像素单元阵列模块连接探测器和读出逻辑模块；所述像素包括：前置放大电路，用于将探测器的像素产生的光电信号转换成电压脉冲；脉冲成形电路，用于将所述电压脉冲整形为预设脉宽的预设电压脉冲；甄别电路，用于将所述预设电压脉冲与阈值电压比较、产生数字脉冲；所述脉冲成形电路包括第二放大器、第一电阻、第二电阻、第三电阻、第二电容、第三电容和第四电容；所述第二放大器的第一输入端连接Vref端，第二放大器的第二输入端依次通过第一电阻、第四电容连接前置放大电路、也通过第二电容连接第二放大器的输出端、还通过第二电阻连接第三电阻的一端和第三电容的一端，所述第三电容的另一端接地，第三电阻的另一端连接第二放大器的输出端；所述Vref端用于输入偏置电压。