[发明专利]用于3D装配缺陷检测的3D内置自测机制的系统及方法

摘要

本发明涉及用于3D装配缺陷检测的3D内置自测系统。提供了用于改进3D装配缺陷检测的内置自测(BIST)机制的技术和机构。根据本公开的实施方式，所描述的机构和技术可以起到检测垂直连接3D器件中不同层的互连中的缺陷的作用，也起到检测3D集成电路的2D层中的缺陷的作用。另外，根据本公开的实施方式，提供技术和机构用于不仅确定集成电路中给定接口组中是否存在缺陷，而且确定缺陷可能存在缺陷的具体接口。

主权项

1.一种通过使用3D‑装配内置自测BIST系统确定半导体器件中是否存在缺陷的方法，该3D‑装配BIST系统包括至少一个发送TX BIST模块和至少一个接收RX BIST模块，该方法包括以下步骤：在第一测试时钟周期，在或由第一TX BIST模块发射第一测试模式；在所述第一测试模式已经通过半导体器件的正在测试缺陷的部分之后，在或由第一RX BIST模块捕获所述第一测试模式；将所捕获的第一测试模式存储在第一存储位置；在第二测试时钟周期，在或由所述第一TX BIST模块发射第二测试模式；在该测试模式已经通过所述半导体器件的所述正在测试缺陷的部分之后，在或由所述第一RX BIST模块捕获所述第二测试模式；将所捕获的第二测试模式存储在第二存储位置；以及对存储在所述第一存储位置和所述第二存储位置的值进行分析，以确定在所述半导体器件的接口处是否可能存在缺陷，其中，分析包括：由所述RX BIST模块用所捕获的第一测试模式和所捕获的第二测试模式中的值执行第一逻辑运算；将所述第一逻辑运算的结果存储在第一结果寄存器中；由所述RX BIST模块对存储在所述第一结果寄存器中的结果执行第二逻辑运算，以输出状态结果，该状态结果表示所述半导体器件上存在缺陷的可能性；以及将所述状态结果存储在状态寄存器中。