[发明专利]用于校正包括邻近2比特错误的3比特错误的电路和方法

摘要

本发明涉及用于校正包括邻近2比特错误的3比特错误的电路和方法。提出了一种用于相对于代码字v＝v1，...，vn校正可能错误的二进制字v’＝v1’，...，vn’中的错误、特别是包含邻近2比特错误(区间错误)的3比特错误的电路。该电路包括校正子生成器和解码器。使用修改的BCH码，其中第一BCH码子矩阵的n’个列向量被配对作为列向量对，使得每个列向量对的两个列向量的逐分量的异或组合产生相同的列向量K，所述列向量K与第一BCH子矩阵的所有列向量不同。第二BCH子矩阵包括根据Galois域算法作为第一BCH子矩阵的列向量的三次幂的对应列向量。可以针对第一和第二子矩阵的列检查由校正子生成器所生成的校正子。

主权项

一种用于相对于代码字v=v1,…,vn校正可能错误的二进制字v’=v1’,…,vn’中的错误的电路，该电路包括：校正子生成器，其用于根据修改的BCH码来确定错误校正子s = (s1, s3)，所述修改的BCH码具有包括第一BCH子矩阵和第二BCH子矩阵的H矩阵并且具有码距d≥5，其中BCH子矩阵的n’个列向量被配对作为列向量对，使得每个列向量对的两个列向量的逐分量的异或组合产生相同的列向量K，所述列向量K与第一BCH子矩阵的所有列向量不同，并且其中n’是偶数，且4≤n’≤n适用，其中第二BCH子矩阵包括针对第一BCH子矩阵中的每个列向量的对应列向量，使得根据Galois域算法，所述对应列向量是第一BCH子矩阵中的所述列向量的三次幂，其中所述校正子生成器被配置为通过将H矩阵与所述可能错误的二进制字v’相乘来确定所述错误校正子s，使得通过给出第一错误校正子部分，以及通过给出第二错误校正子部分；以及解码器，其用于生成校正向量e=(e1,…en)，如果第一错误校正子部分s1等于所述相同的列向量K与第一BCH子矩阵的列位置l处的列向量的逐分量的异或组合，以及如果第二错误校正子部分s3等于第二BCH子矩阵的列位置j、j+1和l处的列向量的逐分量的异或组合，则所述校正向量具有校正值ej=ej+1=el=1以及针对t≠j，j+1, l的et=0。