[实用新型]一种结合处理器纠检错机制与存储器SDP机制的应用装置

摘要

本实用新型提供一种结合处理器纠检错机制与存储器SDP机制的应用装置，其包括：包括32位数据线、8位校位线，使能信号（OE*）端口、片选信号（CS*）端口的SPARCV7\V8处理器；包括两个输入端和两个输出端的使能控制电路；驱动器，其包括驱动门（EN1）、驱动门（EN2），端口（1A）、端口（1B）、端口（2A）、端口（2B）；程序存储器，其包括数据区和校验区，8位校验线；两个输入端分别与使能信号（OE*）端口、片选信号（CS*）端口相接，一个输出端与驱动门（EN1）相接，另一个与驱动门（EN2）相接；32位数据线与数据区相接。该装置通过巧妙设计，将处理器纠检错机制与存储器SDP机制结合起来对程序数据进行双重保护，并且解决了存储器的SDP机制和处理器总线不兼容的问题。

主权项

一种结合处理器纠检错机制与存储器SDP机制的应用装置，其特征在于，该结合装置包括： SPARCV7\V8处理器，该处理器包括32位数据线、8位校位线，使能信号（OE*）端口和片选信号（CS*）端口； 使能控制电路，该使能控制电路包括两个输入端和两个输出端； 驱动器，该驱动器包括驱动门（EN1）、驱动门（EN2），端口（1A）、端口（1B）、端口（2A）、端口（2B）； 程序存储器，包括数据区和校验区，以及校验区的8位校验线； 所述使能控制电路的两个输入端中的一个输入端与使能信号（OE*）端口相接，另一个输入端与片选信号（CS*）端口相接，两个输出端中的一个与驱动门EN1相接，另一个输出端与驱动门（EN2）相接； 所述SPARCV7\V8处理器的32位数据线与所述数据区相接； 所述SPARCV7\V8处理器的32位数据线中的低8位数据线与端口（1A）相接，所述校验区的8位校验线与端口（1B）相接； 所述SPARCV7\V8处理器的8位校位线与端口（2A）相接，所述校验区的8位校验线与端口（2B）相接。