[实用新型]一种带隙基准电路及芯片

摘要

本实用新型属于集成电路技术领域，提供了一种带隙基准电路及芯片。本实用新型通过采用包括电流镜、动态匹配逻辑控制模块、误差放大器、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一PNP型三极管Q1以及第二PNP型三极管Q2的带隙基准电路，通过动态匹配逻辑控制模块对电流镜进行平均电流处理以减弱电流镜失配和工艺扩散对带隙基准电压的影响，并通过采用发射极面积相同的第一PNP型三极管Q1和第二PNP型三极管Q2以削弱三极管失配对带隙基准电压的影响，且在带隙基准电压输出前通过低通滤波器滤除动态匹配过程中所引入的纹波电压，从而达到输出高精度带隙基准电压的目的。

主权项

一种带隙基准电路，包括对带隙基准电压中所夹杂的纹波进行滤除的低通滤波器，其特征在于，所述带隙基准电路还包括：电流镜、动态匹配逻辑控制模块、误差放大器、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一PNP型三极管Q1以及第二PNP型三极管Q2；所述电流镜的输入端接入电源电压，所述电流镜的多个输出端分别与所述动态匹配逻辑控制模块的多个输入端一一对应连接，所述电流镜的多个输出端的数量与所述动态匹配逻辑控制模块的多个输入端的数量相同，所述动态匹配逻辑控制模块的多个控制端接入时钟控制信号，所述电流镜的控制端连接所述误差放大器的输出端，所述第一PNP型三极管Q1的发射极与所述动态匹配逻辑控制模块的第一输出端共接于所述误差放大器的反相输入端，所述第一电阻R1的第一端连接所述第一PNP型三极管Q1的基极，所述第一电阻R1的第二端与所述第一PNP型三极管Q1的集电极、所述第二电阻R2的第一端以及所述第二PNP型三极管Q2的集电极共接于地，所述第二电阻R2的第一端连接所述第三电阻R3的第一端，所述第三电阻R3的第二端与所述第二PNP型三极管Q2的基极共接于所述动态匹配逻辑控制模块的第二输出端，所述第二PNP型三极管Q2的发射极与所述误差放大器的同相输入端共接于所述第四电阻R4的第一端，所述第四电阻R4的第二端与所述动态匹配逻辑控制模块的第三输出端共接于所述低通滤波器的输入端；所述第一PNP型三极管Q1的发射极的面积等于所述第二PNP型三极管Q2的发射极的面积。