[实用新型]一种多晶硅发射极BiCMOS工艺中减小发射极电阻的NPN管结构

摘要

本实用新型公开了一种多晶硅发射极BiCMOS工艺中减小发射极电阻的NPN管结构，在已经成形的纵向NPN管发射极的复合栅结构多晶硅表面，注入N+扩散区的掺杂杂质，注入区的尺寸大于等于BiCMOS工艺的光刻特征尺寸。本实用新型在不增加制造成本和牺牲器件性能的前提下，大大减小多晶硅发射极纵向NPN三极管的发射极电阻，且能够让发射极电阻随着发射区面积的增加而呈线性降低。本实用新型可以有效的起到简化模拟电路设计，提高电路性能，提高产品竞争力的作用。

主权项

一种多晶硅发射极BiCMOS工艺中减小发射极电阻的NPN管结构，最底层为P衬底片，P衬底片上端为N埋层和P埋层，P埋层设置于N埋层的左右两端，P埋层的上端为P阱，N埋层的上端为NPN三极管区域，P阱的上端与NPN三极管区域之间设置为场区；在NPN三极管区域上，N sinker扩散区、第一N+扩散区、第一接触孔依次连接，作为NPN三极管集电极的引出端；在NPN三极管区域上还设置有作为NPN三极管基区的P base扩散区，P base扩散区的一端设置有P+扩散区，P+扩散区和第二接触孔相连作为NPN三极管基极的引出端；P base扩散区上端还设置有复合栅结构的N型掺杂多晶硅，N型掺杂多晶硅的两端为SPACE侧墙，所述N型掺杂多晶硅由下至上依次包括重掺杂多晶硅、钨硅、多晶硅，在重掺杂多晶硅的下端和Pbase扩散区之间设置有发射区窗口，其特征在于：在复合栅结构的N型掺杂多晶硅的上端注入N型杂质，形成一层第二N+扩散区，复合栅结构的N型掺杂多晶硅和第三接触孔相连，作为NPN三极管发射极的引出端。