[发明专利]可缩放门逻辑非易失性存储器单元及阵列

摘要

本发明揭露一种可缩放门逻辑非易失性存储器(SGLNVM)元件，是使用传统互补式金属氧化物半导体工艺。具有逻辑门元件的最小栅极长度和宽度的SGLNVM元件的浮动栅极形成浮动栅极金属氧化物半场效晶体管。具最小栅极长度的浮动栅极延伸超过硅主动区域，而该浮动栅极和嵌入至硅基底(井)的控制栅极之间，透过一绝缘介电层产生一电容耦合。该嵌入式控制栅极是由一浅半导体所形成，该浅半导体的电传导型相反于该硅基底或井。复数个SGLNVM单元被配置为一NOR型快闪存储器单元阵列，其中，每一对SGLNVM单元共用连接于一共地线的源极电极，而其二漏极连接至两条不同的位线。透过一虚拟浮动栅极将相邻的二对NOR型SGLNVM单元之间实体分隔及电性隔离以最小化单元尺寸。

主权项

一种非易失性存储器(NVM)单元阵列，包含：复数条源极线；复数条位线；以及复数个非易失性存储器单元，于一基底上被配置为具有行与列的电路组态，各该非易失性存储器单元包含一源极区、一漏极区、一浮动栅极、一控制栅极区和一通道区，位于同一行的所述非易失性存储器单元被分为复数个单元配对，使得各该单元配对具有一共源极区连接至一共源极线，以及二个漏极区连接至两条不同的位线；其中该浮动栅极形成于该通道区和该控制栅极区的上方，并与该通道区和该控制栅极区绝缘，该浮动栅极的方向是以平行于位线长度的方向，从该通道区延伸至该控制栅极区；其中，该源极区、该漏极区以及该控制栅极区具有相同的电传导型；以及其中该浮动栅极的尺寸是受限于一CMOS工艺技术世代的一最小特征尺寸和一最小主动区域宽度。