[发明专利]半导体装置的制造方法

摘要

本发明提供的半导体装置的制造方法是反向阻断MOS型半导体装置的制造方法，首先在FZ硅基板(101)的背面形成吸杂用多晶硅层(103)。接着，形成用于得到反向耐压的p+型分离层(106)。接着，在FZ硅基板(101)的正面(102b)上形成包含MOS栅结构的正面结构。接着，对FZ硅基板(101)的背面进行磨削而减小FZ硅基板(101)的厚度。在形成吸杂用多晶硅层(103)时，将吸杂用多晶硅层(103)的厚度设为在形成包含MOS栅结构的正面结构的工序结束之前吸杂用多晶硅层不会因为单晶化而消失，还残留有吸杂用多晶硅层的厚度。由此，即使在分离扩散工序以后的热处理工序中，也能够充分地维持吸杂用多晶硅层(103)的吸杂功能，所述吸杂用多晶硅层(103)为了消除高温长时间的分离扩散处理所引起的晶格缺陷而形成。

主权项

一种半导体装置的制造方法，其是用于制造反向阻断型半导体装置的方法，其中，所述反向阻断型半导体装置在具有相对的第1主面及第2主面的第1导电型半导体基板上，设有深度从所述第1主面达到所述第2主面的第2导电型分离层，从而具有正向耐压及反向耐压，所述半导体装置的制造方法的特征在于，包括：第1工序，在该第1工序中，在所述第1导电型半导体基板的所述第2主面上形成吸杂用多晶硅层；第2工序，在该第2工序中，在将配置于所述第1主面侧的中央部的活性部包围的外周处，形成深度从所述第1主面达到所述第2主面的所述第2导电型分离层；第3工序，在该第3工序中，在所述活性部的所述第1导电型半导体基板的所述第1主面上，形成包含绝缘栅结构的正面半导体区域；以及第4工序，在该第4工序中，对所述第1导电型半导体基板的所述第2主面进行磨削，将其厚度变为根据规定的耐压而确定的所述第1导电型半导体基板的厚度，在所述第1工序中，将所述吸杂用多晶硅层的厚度设为：在所述第3工序结束之前所述吸杂用多晶硅层不会因为单晶化而消失，还残留有吸杂用多晶硅层的厚度，所述第1工序包括：搭载工序，在该搭载工序中，将所述第1导电型半导体基板搭载到化学气相沉积装置的晶片船上；成膜工序，所述搭载工序之后，在该成膜工序中，通过化学气相沉积法在所述第1导电型半导体基板的所述第2主面上形成厚度在1.5μm以下的所述吸杂用多晶硅层；以及拆除工序，在所述成膜工序之后，在该拆除工序中，将所述第1导电型半导体基板从所述晶片船上拆下来，反复进行以所述搭载工序、所述成膜工序以及所述拆除工序为一组的工序，不断层叠所述吸杂用多晶硅层，从而使所述吸杂用多晶硅层的厚度达到所需要的厚度。