[发明专利]集成的处理器和CDR电路有效
| 申请号： | 201380031637.0 | 申请日： | 2013-05-03 |
| 公开（公告）号： | CN104380607B | 公开（公告）日： | 2018-04-20 |
| 发明（设计）人： | J·Y·苗 | 申请（专利权）人： | 菲尼萨公司 |
| 主分类号： | H03L7/00 | 分类号： | H03L7/00 |
| 代理公司： | 北京律诚同业知识产权代理有限公司11006 | 代理人： | 徐金国,赵静 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种系统，可包括时钟和数据恢复电路，时钟和数据恢复电路包括一个或者多个模拟元件。该系统还可包括被配置为控制时钟和数据恢复电路的数字控制电路。该数字控制电路以及时钟和数据恢复电路形成在单个基板上。 | ||
| 搜索关键词： | 集成 处理器 cdr 电路 | ||
【主权项】：
一种时钟和数据恢复系统，包括：时钟和数据恢复电路，所述时钟和数据恢复电路包括一个或者多个模拟元件；存储器；和数字控制电路，所述数字控制电路被配置为控制所述时钟和数据恢复电路，其中所述数字控制电路以及所述时钟和数据恢复电路形成在单个基板上，并且，所述数字控制电路使数据速率被存储在所述存储器中以作为存储的数据速率，使所述存储的数据速率被从所述存储器中检索出，并且响应于所述时钟和数据恢复电路失去对数据信号的锁定，控制所述时钟和数据恢复电路以利用所述存储的数据速率启动锁定所述数据信号的过程，以及其中，所述时钟和数据恢复电路包括时钟发生电路和连接至所述时钟发生电路的调节电路，所述调节电路被配置为在发送数据信号至所述时钟发生电路以及所述时钟发生电路基于被调节的数据信号确定时钟信号之前调节所述数据信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于菲尼萨公司，未经菲尼萨公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380031637.0/，转载请声明来源钻瓜专利网。
