[发明专利]用于在128位数据路径上的SHA1轮处理的指令集有效
| 申请号： | 201380045018.7 | 申请日： | 2013-06-14 |
| 公开（公告）号： | CN104641346B | 公开（公告）日： | 2018-06-08 |
| 发明（设计）人： | G·M·沃尔里齐;K·S·雅普;V·戈帕尔;S·M·格尔雷;J·D·吉尔福德 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38;G06F12/02 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 毛力 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 根据一个实施例，处理器包括：指令解码器，该指令解码器用于接收处理SHA1散列算法的第一指令，该第一指令具有第一操作数、第二操作数和第三操作数，第一操作数指定存储四个SHA状态的第一存储位置，第二操作数指定存储与第五个SHA状态相结合的多个SHA1消息输入的第二存储位置。该处理器还包括执行单元，该执行单元被耦合至指令解码器，该执行单元响应于第一指令，用于使用第三操作数中所指定的组合逻辑函数来对从第一操作数和第二操作数中获取的SHA1状态和消息输入执行至少四轮的SHA1轮操作。 | ||
| 搜索关键词： | 操作数 指令解码器 存储位置 指令 处理器 存储 组合逻辑函数 接收处理 散列算法 输入执行 耦合 位数据 指令集 四轮 响应 | ||
【主权项】：
一种处理器，包括：指令解码器，所述指令解码器用于接收处理SHA1散列算法的第一指令，所述第一指令具有第一操作数、第二操作数和第三操作数，所述第一操作数指定存储四个SHA1状态的第一存储位置，所述四个SHA1状态包括第一SHA1状态、第二SHA1状态、第三SHA1状态和第四SHA1状态，所述第二操作数指定存储与第五个SHA1状态相结合的多个SHA1消息输入的第二存储位置；以及执行单元，所述执行单元被耦合至所述指令解码器，所述执行单元响应于所述第一指令，用于使用所述第三操作数中所指定的组合逻辑函数来对从所述第一操作数和第二操作数中获取的所述四个SHA1状态和所述消息输入执行至少四轮的SHA1轮操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380045018.7/，转载请声明来源钻瓜专利网。
