[发明专利]用于缩短缓存的清空时间的设备和方法有效
| 申请号： | 201380045247.9 | 申请日： | 2013-06-27 |
| 公开（公告）号： | CN104798032B | 公开（公告）日： | 2018-11-09 |
| 发明（设计）人： | J·摩西;R·艾耶;R·伊利卡尔;S·斯里尼瓦桑 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F12/08 | 分类号： | G06F12/08;G06F12/0891 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 张东梅 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述了具有缓存电路和逻辑电路的处理器。逻辑电路将管理缓存线进入缓存电路以及从缓存电路的去除。逻辑电路包括存储电路以及控制电路。存储电路存储标识缓存内的处于修改的状态的一组缓存线的信息。控制电路耦合到存储电路，响应于清空缓存的信号，从存储电路接收信息，并从中确定缓存的地址，以便从缓存中读取缓存线组，以便避免从缓存读取处于无效或清洁状态的缓存线。 | ||
| 搜索关键词： | 用于 缩短 缓存 时间 设备 方法 | ||
【主权项】：
1.一种处理器，包括：缓存电路；逻辑电路，用于管理缓存线进入所述缓存电路以及从所述缓存电路去除所述缓存线，所述逻辑电路包括：存储电路，用于存储标识所述缓存内处于修改的状态的一组缓存线的信息；控制电路，所述控制电路耦合到所述存储电路，所述控制电路用于：响应于清空所述缓存的信号，从所述存储电路接收所述信息，并从中确定所述缓存的地址，以便从所述缓存中读取所述缓存线组，以便避免从所述缓存读取处于无效或清洁状态的缓存线；递增逻辑，用于对于多个缓存线中的每一个缓存线变换到修改的状态，使计数器递增；以及递减逻辑，用于每当修改的缓存线被驱逐或宣布无效时都使所述计数器递减，直到缓存被清空。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380045247.9/，转载请声明来源钻瓜专利网。
- 上一篇：用于混合等待时间‑吞吐量处理器的装置和方法
- 下一篇：用于电子书的加书签
