[发明专利]具有屏蔽层的深耗尽型MOS晶体管及其方法

摘要

在硅衬底上制造的有效地设定阈值电压、控制短沟道效应并且控制过量的结泄漏的半导体晶体管结构可以包括具有源极和漏极结构的晶体管栅极。高掺杂的屏蔽区位置从衬底的表面向下嵌入竖直的距离。通过可以外延形成的基本未掺杂的沟道层，将高掺杂的屏蔽区与衬底的表面分开。源极/漏极结构可以包括高出衬底的表面源极/漏极延伸区。屏蔽区优选定位为位于源极/漏极区域和源极/漏极延伸部分之间的分界面处或者刚好位于分界面下方。晶体管栅极可以形成在硅衬底的表面水平的下方并且在源极/漏极结构的重掺杂部分的上方或下方。

主权项

一种形成在硅衬底上的半导体晶体管结构，包括：晶体管栅极，其位于所述硅衬底的顶表面，所述晶体管栅极具有有效栅极长度Lg，所述晶体管栅极具有底部和两个侧面，所述底部每侧具有限定所述栅极的物理外边界的底角；源极和漏极延伸区，其位于所述晶体管栅极的两侧，所述源极和漏极延伸区从所述晶体管栅极的每侧向内延伸一定距离，所述源极和漏极延伸区限定形成所述有效栅极长度Lg的两个内边缘，所述源极和漏极延伸区掺杂有预定的掺杂极性；深源极/漏极掺杂区，其与所述源极和漏极延伸区中的每一者相邻，所述深源极/漏极掺杂区掺杂有与用于所述源极和漏极延伸区的所述掺杂极性相同的预定掺杂极性，所述深源极/漏极掺杂区包括其中具有重掺杂部分的掺杂分布；其中，在所述晶体管栅极的两侧的所述深源极/漏极掺杂区和所述源极和漏极延伸区彼此电接触，所述电接触的位置形成分界面；未掺杂的沟道部分，其限定所述源极和漏极延伸区之间的空间和所述深源极/漏极掺杂区之间的空间；以及屏蔽区，其包括具有与所述深源极/漏极掺杂区和所述源极和漏极延伸区的极性相反的极性的高掺杂区，所述屏蔽区直接位于所述未掺杂的沟道部分的下方，所述屏蔽区在所述深源极/漏极掺杂区之间横向延伸，所述屏蔽区具有5×1018至1×1020原子/cm3的掺杂浓度；其中，所述屏蔽区位于所述衬底表面下方竖直的深度处，所述屏蔽区不比所述分界面离所述栅极近，并且其中，所述屏蔽区在所述深源极/漏极掺杂区的所述重掺杂部分的上方或下方定位；并且还包括外部，其限定未掺杂的间隔区，所述未掺杂的间隔区遵循所述深源极/漏极掺杂区和所述源极和漏极延伸区组合的形状，所述外部具有与所述未掺杂的沟道部分邻接的外边缘，所述外边缘限定所述分界面，所述屏蔽区延伸到所述外部的所述外边缘。