[发明专利]硅上Ⅲ-N半导体结构和技术

摘要

本发明公开了硅上Ⅲ‑N半导体集成电路结构和技术。在一些情况下，所述结构包括形成在成核层上的第一半导体层，所述第一半导体层包括位于所述成核层上并且具有多个3‑D半导体结构的3‑D GaN层、以及位于所述3‑D GaN层上的2‑D GaN层。所述结构还可以包括形成在所述第一半导体层上或内的第二半导体层，其中，所述第二半导体层包括位于所述2‑D GaN层上的AlGaN层以及位于所述AlGaN层上的GaN层。另一种结构包括形成在成核层上的第一半导体层以及形成在所述第一半导体层上或内的第二半导体层，其中，所述第一半导体层包括位于所述成核层上的2‑D GaN层，所述第二半导体层包括位于所述2‑D GaN层上的ALGaN层和位于所述ALGaN层上的GaN层。

主权项

1.一种集成电路，包括：晶体硅衬底；所述衬底上的成核层；以及形成在所述成核层上的第一半导体层，所述第一半导体层包括：位于所述成核层上并且具有多个分立的三维半导体结构的不连续的三维氮化镓(GaN)层；以及直接位于所述不连续的三维GaN层上的二维GaN层，其中，所述不连续的三维GaN层具有范围为1‑250nm的厚度，以及其中，所述二维GaN层具有至少1.2μm的厚度。