[发明专利]具有共享前端单元的处理核

摘要

描述了具有一个或多个处理核的处理器。一个或多个处理核中的每一个都具有前端逻辑电路以及多个处理单元。前端逻辑电路将获取线程的相应的指令并将指令解码为指令的相应的微代码以及输入操作数和结果地址。多个处理单元中的每一个都将被分配至少一个线程，耦合到所述前端单元，并具有相应的缓冲区以接收并存储线程中的分配给其的至少一个的微代码。多个处理单元中的每一个都还包括：i)对应于由处理器提供的完整指令组的至少一组功能单元，所述至少一组功能单元用于执行其相应的处理单元的接收到的微代码；ii)耦合到所述至少一组功能单元以存储接收到的微代码的操作数以及结果的寄存器；iii)获取输入操作数用于至少一个功能单元执行接收到的微代码的数据获取电路。

主权项

1.具有一个或多个处理核的处理器，所述一个或多个处理核中的每一个都包括：前端单元，所述前端单元用于获取线程的相应的指令并将所述指令解码为所述指令的相应的经解码的指令以及输入操作数和结果地址；多个处理单元，所述处理单元中的每一个被分配所述线程中的多个，每一处理单元耦合到所述前端单元，并具有相应的缓冲区，用于接收并存储所述线程中分配给其的多个线程的经解码的指令，所述多个处理单元中的每一个都包括：i)多个功能单元，对应于由所述处理器提供的完整指令组，所述多个功能单元执行其相应的处理单元的接收到的被分配的所述多个线程的经解码的指令；ii)寄存器，耦合到所述多个功能单元以存储所述接收到的被分配的所述多个线程的经解码的指令的操作数以及结果；iii)数据获取电路，用于获取输入操作数以用于所述多个功能单元执行所述接收到的被分配的所述多个线程的经解码的指令；以及iv)寄存器分配电路，用于为处理单元正在并发地和/或同时执行的每一个相应的硬件线程的指令分配寄存器。