[发明专利]半导体集成电路器件

摘要

在处理图像信息等的芯片中，混载数字信号处理电路等的逻辑电路，并且混载多端口的SRAM。此时，例如若有三个端口，则将一个端口作为差动写入&读取端口，将两个端口作为单端读取专用端口。但是，在该结构中，虽然嵌入式SRAM的占有面积变小，但明确存在如下的问题：写入&读取端口限于一个，此外，单端读取无法期待差动读取这般的高速读取特性。本申请的概要是，在嵌入式SRAM的存储单元构造中，具有三个差动写入&读取端口，在单元中央配置例如N阱区域，在其两侧配置P阱区域。

主权项

1.一种半导体集成电路器件，其特征在于，包括：半导体衬底；以及在所述半导体衬底上设置成矩阵状的多个存储单元区域，这里，各存储单元区域在俯视时呈具有在第一方向上延伸的第一边及在第二方向上延伸的第二边的长方形形状，所述第一方向垂直于所述第二方向，各存储单元区域包括：沿着所述第一方向设置在所述存储单元区域的中央部的第一阱区域；沿着所述第一方向设置在所述第一阱区域的两侧的第二阱区域及第三阱区域；在所述第二方向上延伸的第一位线、第二位线、第三位线、第四位线、第五位线及第六位线；在所述第一方向上延伸的第一字线、第二字线、第三字线及第四字线；以及第一存储单元、第二存储单元及第三存储单元，所述第一存储单元和所述第二存储单元在所述第二方向上配置成彼此相邻，所述第一存储单元和所述第三存储单元在所述第二方向上配置成彼此相邻，所述第一存储单元配置在所述第二存储单元与所述第三存储单元之间，所述第一存储单元、所述第二存储单元及所述第三存储单元分别具有：第一存储节点；第二存储节点；第一驱动MISFET，其设置在所述第二阱区域，使其源极端子和漏极端子的一方与所述第一存储节点电连接，并且其栅极电极与所述第二存储节点电连接；第二驱动MISFET，其设置在所述第三阱区域，使其源极端子和漏极端子的一方与所述第二存储节点电连接，并且其栅极电极与所述第一存储节点电连接；第一存取MISFET，其设置在所述第二阱区域，使其源极端子和漏极端子的一方与所述第一存储节点电连接且另一方与所述第一位线电连接，并且其栅极电极与所述第一字线电连接；第二存取MISFET，其设置在所述第三阱区域，使其源极端子和漏极端子的一方与所述第二存储节点电连接且另一方与所述第二位线电连接，并且其栅极电极与所述第一字线电连接；第三存取MISFET，其设置在所述第二阱区域，使其源极端子和漏极端子的一方与所述第一存储节点电连接且另一方与所述第三位线电连接，并且其栅极电极与所述第三字线电连接；第四存取MISFET，其设置在所述第三阱区域，使其源极端子和漏极端子的一方与所述第二存储节点电连接且另一方与所述第四位线电连接，并且其栅极电极与所述第二字线电连接；第五存取MISFET，其设置在所述第二阱区域，使其源极端子和漏极端子的一方与所述第一存储节点电连接且另一方与所述第五位线电连接，并且其栅极电极与所述第二字线电连接；以及第六存取MISFET，其设置在所述第三阱区域，使其源极端子和漏极端子的一方与所述第二存储节点电连接且另一方与所述第六位线电连接，并且其栅极电极与所述第四字线电连接。