[发明专利]快速动态寄存器、寄存方法、集成电路

摘要

快速动态寄存器，包括数据块、预充电电路、透明锁存器以及输出逻辑门。响应于时钟，所述预充电电路预充电第一和第二预充电节点，然后释放第一预充电节点。通过响应于时钟将第一预充电节点拉到低电位，或者通过不将其拉到低电位，数据块对数据进行评估，在此情形中第二预充电节点被放电。当透明锁存器为透明时，透明锁存器传递第二预充电节点的状态到存储节点，否则锁存存储节点。所述输出逻辑门依据第二预充电节点和存储节点的状态驱动输出节点到一状态。所述透明锁存器可以用相对较小的器件来实现以减小尺寸和功耗进而提升效率。

主权项

一种快速动态寄存器，包括：数据块，被耦接在第一预充电节点和放电节点之间，其中，当时钟节点从第一时钟状态转换到第二时钟状态时，所述接收至少一个数据输入并且通过将所述第一预充电节点拉到所述放电节点以进行评估；预充电电路，当所述时钟节点处于所述第一时钟状态时，将第二预充电节点和所述第一预充电节点两者都预充电到高电位，当所述时钟节点转换到所述第二时钟状态时，释放所述第一预充电节点并且将所述放电节点拉到低电位，以及当所述第一预充电节点在所述时钟节点转换到所述第二时钟状态之后保持高电位时，将所述第二预充电节点放电到低电位；透明锁存器，具有耦接到所述第二预充电节点的锁存器输入端和被耦接到存储节点的输出端，其中，当所述时钟节点处于所述第二时钟状态时，所述透明锁存器对于将所述第二预充电节点的状态传递到所述存储节点是透明的，并且其中当所述时钟节点处于所述第一时钟状态时，所述透明锁存器锁存所述存储节点；以及输出逻辑门，基于所述第二预充电节点和所述存储节点的状态驱动输出节点到一状态。