[发明专利]基于Credence KalosI存储器测试平台的并行测试装置及测试方法有效
| 申请号： | 201410010405.3 | 申请日： | 2014-01-09 |
| 公开（公告）号： | CN103744012A | 公开（公告）日： | 2014-04-23 |
| 发明（设计）人： | 钱亮 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 郑玮 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种基于Credence KalosI存储器测试平台的并行测试装置及测试方法，装置包括：384个芯片，平均分成64子组芯片，每一芯片具有电源接口、地接口、时钟接口和IO接口各一个；内置于每一芯片中的一内建自测试模块中均具有多种自测试图形，且每一芯片的各接口均与内置的内建自测试模块相连；一KalosI存储器测试平台具有16块测试主板，每一测试主板具有48个测试通道和4个电源通道；每一电源通道分别与一子组芯片中的每一电源接口相连，每一测试通道分别依次与一芯片的时钟接口或IO接口相连，每一芯片中的地接口均与地相连，以使KalosI存储器测试平台可以实现384个芯片的并行测试。 | ||
| 搜索关键词： | 基于 credence kalosi 存储器 测试 平台 并行 装置 方法 | ||
【主权项】：
一种基于Credence KalosI存储器测试平台的并行测试装置，其特征在于，包括：384个芯片，平均分成64子组芯片，每一所述芯片具有一电源接口、一地接口、一时钟接口和一IO接口；384个内建自测试模块，每一所述内建自测试模块中具有多种自测试图形，每一所述芯片中内置一所述内建自测试模块，且每一所述芯片的电源接口、地接口、时钟接口和IO接口与内置的内建自测试模块相连；一KalosI存储器测试平台，所述KalosI存储器测试平台具有16块测试主板，每一所述测试主板具有48个测试通道和4个电源通道；其中，每一所述电源通道分别与一所述的子组芯片中的每一电源接口相连，每一所述测试通道分别依次与一所述芯片的时钟接口或IO接口相连，每一所述芯片中的地接口均与地相连。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410010405.3/，转载请声明来源钻瓜专利网。
