[发明专利]一种应用于LDO的摆率增强电路

摘要

本发明公开了一种应用于LDO的摆率增强电路，所述摆率增强电路包括：PMOS管M₀、M₂、M₄、M₆、M₈，NMOS管M₁、M₃、M₅、M₇、M₉，偏置电流源I₀和电容C_f。集成了该摆率增强电路的LDO，可以在不显著增加静态功耗的前提下，当LDO负载发生跳变时，快速检测输出端电压的变化，并对功率调整管的栅极进行瞬态调节，大大提高功率调整管栅极的电压摆率，从而提高LDO电路的瞬态响应。

主权项

一种应用于LDO的摆率增强电路，其特征在于：包括有 PMOS管M_0、M₂、M₄、M₆、M₈、NMOS管M₁、M₃、M₅、M₇、M₉和电容C_f；所述的电容C_f的一端为摆率增强电路的输入端，另一端分别与PMOS管M₂的栅极、漏极、PMOS管M₄的栅极、PMOS管M₆的栅极以及NMOS管M₃的漏极连接；PMOS管M₂的源极分别与PMOS管M₀的源极、PMOS管M₄的源极、PMOS管M₆的源极、PMOS管M₈的源极相连，并连接外部输入电源V_IN，PMOS管M₂漏极连接NMOS管M₃的漏极，PMOS管M₂栅极连接PMOS管M₄的栅极；PMOS管M₄的漏极与NMOS管M₅的漏极和NMOS管M₉的栅极相连；NMOS管M₅的栅极分别连接NMOS管M₁的栅极、漏极、NMOS管M₃的栅极、NMOS管M₇的栅极；NMOS管M₁漏极接PMOS管M₀的漏极，NMOS管M₁源级与NMOS管M₃的源级、NMOS管M₅的源级、NMOS管M₇的源级和NMOS管M₉的源级相连并接地；NMOS管M₃的栅极与NMOS管M₅的栅极、NMOS管M₁的栅极、NMOS管M₇的栅极相连，NMOS管M₃的源级与NMOS管M₁的源级、NMOS管M₅的源级、NMOS管M₇的源级和NMOS管M₉的源级相连并接地；NMOS管M₅的漏极与PMOS管M₄的漏极和NMOS管M₉的栅极相连，NMOS管M₅源级与NMOS管M₁的源级、NMOS管M₃的源级、NMOS管M₇的源级和NMOS管M₉的源级相连并接地；PMOS管M₆的栅极与PMOS管M₂和PMOS管M₄的栅极相连，PMOS管M₆的漏极与NMOS管M₇的漏极和PMOS管M₈的栅极相连，PMOS管M₆源级与PMOS管M₀、PMOS管M₂、PMOS管M₄、PMOS管M₈的源极相连，并连接外部输入电源V_IN；NMOS管M₇的栅极与NMOS管M₁的栅极、NMOS管M₃的栅极、NMOS管M₅的栅极相连，NMOS管M₇的漏极与PMOS管M₆的漏极和PMOS管M₈的栅极相连，NMOS管M₇的源级与NMOS管M₁的源级、NMOS管M₃的源级、NMOS管M₅的源级和NMOS管M₉的源级相连并接地；PMOS管M₈的栅极与PMOS管M₆和NMOS管M₇的漏极相连，PMOS管M₈的漏极与NMOS管M₉的漏极相连，PMOS管M₈的源级与PMOS管M₀、PMOS管M₂、PMOS管M₄和PMOS管M₆的源极相连，并连接外部输入电源V_IN；NMOS管M₉的栅极与PMOS管M₄的漏极和NMOS管M₅的漏极相连，NMOS管M₉的源级与NMOS管M₁的源级、NMOS管M₃的源级、NMOS管M₅的源级和NMOS管M₇的源级相连并接地，NMOS管M₉的漏极与PMOS管M₈的漏极相连并作为摆率增强电路的输出端；PMOS管M₀的漏极接NMOS管M₁的漏极，PMOS管M₀的源级接外部输入电源V_IN，PMOS管M₀的栅极接外部偏置电压V_b。