[发明专利]基于FPGA的高标清可混播的多画面分割器及分割方法

摘要

本发明提供一种基于FPGA的高标清可混播的多画面分割器，包括多个高速串行接口接收模块、多个辅助数据提取和显示模块、多个视频缩放模块，高速串行接口接收模块、辅助数据提取和显示模块、视频缩放模块相互配合形成多组，分别处理多路SDI视频信号；多个视频缩放模块分别与视频拼接模块连接；视频拼接模块分别与存储模块、HDMI发送芯片所需信号模块以及高速串行接口发送模块连接。本发明还提供一种基于FPGA的多画面分割方法。本发明选用FPGA作为主芯片，采用一片外部存储器，使用三次插值方法对视频缩放，同时通过对多路视频写入存储器的时间控制，使得分割器只需一个存储器并且不需要使用收费的IP核，大大降低成本。

主权项

一种基于FPGA的高标清可混播的多画面分割器，其特征在于：包括多个高速串行接口接收模块、多个辅助数据提取和显示模块、多个视频缩放模块，所述高速串行接口接收模块、辅助数据提取和显示模块、视频缩放模块相互配合形成多组，分别处理多路SDI视频信号；多个视频缩放模块分别与视频拼接模块连接；所述视频拼接模块分别与存储模块、HDMI发送芯片所需信号模块以及高速串行接口发送模块连接；所述高速串行接口接收模块用于接收外部输入的SDI视频信号，获取NRZI数据并将其转换成YUV422数据、数据时钟、数据有效信号、高标清识别信号；所述辅助数据提取和显示模块，用于提取视频信号中的辅助数据并在视频中显示该辅助数据；所述视频缩放模块，用于对显示有辅助数据的视频进行缩放，采用双三次插值算法对高标清分别处理，获取视频图像的数据以及视频图像所在行的数据，并发送给所述视频拼接模块；所述视频拼接模块，用于把多路的视频信号拼接成一路组合视频信号；所述存储模块用于缓存所述视频拼接模块生成的组合视频信号；所述HDMI发送芯片所需信号模块，根据组合视频信号生成符合后端HDMI芯片要求的视频信号；所述高速串行接口发送模块，用于将组合视频信号转换成SDI信号输出。