[发明专利]三维半导体元件在审
| 申请号： | 201410029570.3 | 申请日： | 2014-01-22 |
| 公开（公告）号： | CN104795103A | 公开（公告）日： | 2015-07-22 |
| 发明（设计）人： | 陈士弘 | 申请（专利权）人： | 旺宏电子股份有限公司 |
| 主分类号： | G11C16/06 | 分类号： | G11C16/06;H01L27/11556;H01L27/11582 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 任岩 |
| 地址： | 中国台湾新竹*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种三维半导体元件，包括：多层存储器层(memory layers)，垂直叠层于一衬底上且存储器层是相互平行的；多条选择线(selection lines)，位于存储器层上方，且选择线是相互平行的；多条位线(bit lines)，位于选择线上方，且位线是相互平行并垂直于选择线；多条串行(strings)垂直于存储器层和选择线，且串行被电性连接至对应的选择线；多个存储单元(cells)分别由串行、选择线和位线所定义，且存储单元是排列为多列(rows)及多行(columns)，其中位线是平行于一行方向，而选择线是平行于一列方向。其中，同一行中相邻的存储单元被电性连接至不同的位线。 | ||
| 搜索关键词： | 三维 半导体 元件 | ||
【主权项】：
1.一种三维半导体元件，包括：多层存储器层(memory layers)，垂直叠层于一衬底上且这些存储器层相互平行；多条选择线(selection lines)，位于这些存储器层上方且这些选择线相互平行；多条位线(bit lines)，位于这些选择线上方，且这些位线相互平行并垂直于这些选择线；多条串行(strings)垂直于这些存储器层和这些选择线，且这些串行(strings)被电性连接至对应的这些选择线；多个存储单元(cells)分别由这些串行、这些选择线和这些位线定义，且这些存储单元被排列为多列(rows)及多行(columns)，其中这些位线是平行于一行方向(columndirection)，而这些选择线是平行于一列方向(row direction)；其中同一行中相邻的这些存储单元被电性连接至不同的这些位线；以及多个串行接触垂直于这些存储器层和这些选择线，且每个该串行接触的设置是对应于这些存储单元的每个该串行，其中这些串行接触被电性连接至对应的这些选择线和对应的这些位线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司，未经旺宏电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410029570.3/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件和包括半导体器件的半导体系统
- 下一篇：灵敏放大器及存储器
